登录
首页 » Verilog » 32位流水线浮点加法器

32位流水线浮点加法器

于 2022-02-07 发布 文件大小:12.21 kB
0 47
下载积分: 2 下载次数: 1

代码说明:

浮点系统是为在大动态范围内提供高分辨率而开发的。当动态范围有限的定点系统出现故障时,浮点系统通常可以提供解决方案。然而,浮点系统带来了速度和复杂性的惩罚。大多数微处理器浮点系统符合已出版的单精度或双精度IEEE浮点标准。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • the-verilog-code-of-can-usb-i2c
    CAN总线,I2C,USB等的FPGA实现源码(CAN bus, I2C, USB, etc. FPGA implementation source)
    2012-12-15 01:25:33下载
    积分:1
  • tiny-dnn-1.0.0a2
    在zedboard上运行的神经网络架构,方便移植。(Run lenet-5 on zedboard)
    2020-06-23 19:00:02下载
    积分:1
  • sst3201读写程序HDL代码
    实际应用的代码,实测未发现问题。内部模块划分清晰,使用quartus9.0软件编译,完整的工程。清晰的代码风格,方便读懂代码。
    2022-03-31 18:39:13下载
    积分:1
  • vhdl4
    VHDL Language Reference courses part4
    2010-02-10 00:52:53下载
    积分:1
  • imply logic
    说明:  由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
    2019-04-24 15:42:24下载
    积分:1
  • 实现DESAESsbox
    高级加密标准(英语:Advanced Encryption Standard,缩写:AES),在密码学 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-05-14 06:37:49下载
    积分:1
  • 呼吸灯verilog
    2022-02-06 03:39:41下载
    积分:1
  • verilog-montgomery-RSA
    基于Montgoery 算法的RSA,FPGA verilog 实现,有测试文件(Based on Montgoery algorithm for RSA,FPGA verilog implementation,bench file)
    2021-04-27 20:28:44下载
    积分:1
  • VGA256显示verilog程序
    本程序是VGA256色方块显示的verilog HDL代码,包括XILINX系列virtex5 FPGA芯片的约束程序,用相应的板子连上VGA接口到显示屏上可以实现显示,显示分辨率1024×768,包括行场同步信号消隐程序、有效区域显示和256色VGA显示程序,代码安全可靠。
    2022-05-20 16:37:03下载
    积分:1
  • robust_ahb_matrix_latest
    AHB_slave_verilog_code
    2021-04-21 11:28:49下载
    积分:1
  • 696518资源总数
  • 104313会员总数
  • 30今日下载