登录
首页 » VHDL » Advanced FPGA Design Architecture, Implementation, and Optimization

Advanced FPGA Design Architecture, Implementation, and Optimization

于 2022-02-05 发布 文件大小:5.70 MB
0 57
下载积分: 2 下载次数: 1

代码说明:

Advanced FPGA Design Architecture, Implementation, and Optimization

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • nseval
    nseval - Object evaluation, includes control method execution.
    2014-10-15 14:18:05下载
    积分:1
  • DDS
    DDS的VHDL源代码,是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
    2007-12-11 16:26:33下载
    积分:1
  • 4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。...
    4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。-4x4 keyboard module. The documents include ordinary keyboard design program descriptions and procedures related to the original.
    2022-01-26 02:27:17下载
    积分:1
  • vhdl
    vhdl状态机设计,文件简单详细易懂,可以使用在交通灯,文件配置等系统上。(vhdl state machine design, simple, detailed and easy to understand, you can use the traffic light system file configuration file.)
    2012-09-04 15:21:53下载
    积分:1
  • 采用VHDL编写的一个简单的UART
    采用VHDL编写的一个简单的UART-using VHDL prepared a simple UART
    2022-03-05 06:29:41下载
    积分:1
  • 这时manchesite编码,VERILOG语言,VHDL的找本站我发的帖子
    这时manchesite编码,VERILOG语言,VHDL的找本站我发的帖子-manchesite time coding, VERILOG language, VHDL I find a site in a posting
    2023-07-15 16:55:02下载
    积分:1
  • fifo16_16
    异步的fifo,写时钟和读时钟相互独立,能够对数据进行缓存处理。希望对大家有用(Asynchronous fifo, write clock and the read clock independent of each other, capable of processing the data cache. I hope useful)
    2020-10-26 10:49:59下载
    积分:1
  • VHDL,Flappy bird
    Flappy bird是一个相当有名的游戏,由越南的开发者 — —MrDong H.Nguyen iOSand Android 平台上。用简单的但是非常太有趣了,它只是吸引了数以百万计世界各地的人们下载和玩了。它具有最佳免费应用程序的应用商店和播放存储由的节拍 1 号2014 年 1 月。在这个游戏中,玩家必须尝试到一只鸟飞,避免管道的控件。核战鸟直通管 player‟s 得分将由一个折痕。试着控制只鸟飞过来,只要你可以,你可以得到分别奖牌与你的分数。这个游戏的 facinasting 的启发,决定尝试到的 we‟re 创造了这个游戏用 vhdl 实现的 DE1 板。We‟ll 有一些不同的想法比较原始医管局东的版本。We‟re 希望我们的努力将使游戏更多的乐趣和更多的挑战也
    2022-01-25 16:05:27下载
    积分:1
  • multiplier_interface
    verilog 写的工程,是个基于流水线的乘法器(verilog write the works, is based on a pipelined multiplier)
    2012-09-21 10:04:54下载
    积分:1
  • 通过VGA接口获取视频输出的VHDL代码
    vhdl code for obtaining video output through vga port
    2022-02-04 13:35:30下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载