网站首页

余数数制系统

于 2022-02-05 发布文件大小:202.61 kB

 0  69

下载积分: 2 下载次数: 1

我要下载

代码说明：

反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、地区、延迟和成本降低

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ulpiereport.tar
开源的ULPI IP核，可用于USB3300芯片的开发(openSource ULPI IP core which could be used for USB3300 chip development)

2020-07-02 06:40:02下载

积分：1
writereadflash
这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)

2013-07-14 22:06:38下载

积分：1
cpu_easy
ADD MOV MOVi SUB四指令cpu设计，qutartus，(Design of four-instruction CPU)

2019-05-13 11:44:49下载

积分：1
ov7670_sdram_vga_sobel
基于OV7670采集，SDRAM缓存，sobel处理，VGA显示的工程，内有全部代码，基于QUARTUS开发板实现。 FPGA 边缘检测(Based on OV7670 acquisition, SDRAM cache, sobel processing, VGA display project, with all the code, based on QUARTUS development board. FPGA edge detection)

2019-04-23 17:31:00下载

积分：1
FIR_poroje
this project is about FIR FIlter By VHdl codes in the ISE.

2013-09-29 19:25:16下载

积分：1
DCT
用verilog语言实现DCT编解码附有DCT的说明(Using Verilog language realize DCT codec with a description of DCT)

2020-11-14 15:19:41下载

积分：1
test-bench
如何编写测试文件，，test bench的编写方法和是列，，总结的非常好的东西(how to code test bench in verilog)

2012-03-31 08:38:24下载

积分：1
exp8
浙江大学体系结构实验课代码实现5级流水线带有停顿，旁路和控制竞争的处理。(Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.)

2020-09-26 12:07:46下载

积分：1
FXY
说明： FPGA做波形发生器，产生8种波形，包括三角波，正弦波，锯齿波，方波等。(FPGA is used as waveform generator,Generate 8 waveforms, including triangle, sine, sawtooth, square, etc.)

2019-07-16 16:01:45下载

积分：1
lowpass
低通滤波器（由matlab和simulink两种方法实现）源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)

2013-03-13 18:36:40下载

积分：1

696518资源总数
104297会员总数
29今日下载

余数数制系统

0 个回复

热门标签

热门下载