-
UART Verilog sorce 代码和仿真代码和 FIFO 代码
它由 verilog 语言编程和主要代码是 UART，主要来源代码是 uart_receiver.v /uart_transmitter.v/lpm_mux0.v/myfifo.v......一些波形文件可以帮助您了解更多的模拟信息。
- 2022-03-24 03:32:08下载
- 积分：1
-
hand_shake
握手程序，可以完美实现跨时钟域的数据传输(handshake and testbench，verilog HDL)
- 2011-11-22 21:05:38下载
- 积分：1
-
实验九 计算机核心（CPU+RAM）的设计与实现
计算机组成原理的CPU实验，基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
- 2018-06-09 11:13:43下载
- 积分：1
-
手把手教你学FPGA 语法篇
编程规范是重中之重，带你书写良好的变成习惯(It is used to measure noise and detect road noise pollution. It is accurate and has good effect.)
- 2018-03-10 20:49:51下载
- 积分：1
-
BT656_RGB
说明： 将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)
- 2021-03-22 09:29:17下载
- 积分：1
-
frequency-agility
本程序为捷变频信号的verilog源代码设计实现的仿真，并含有相应捷变频信号在MATLAB仿真的结果(The procedure for the Czech Republic converted signal verilog source code design and implementation of the simulation, and the Czech Republic frequency signal containing the corresponding simulation results in MATLAB)
- 2015-10-15 10:37:54下载
- 积分：1
-
不动点在Verilog的真正功能
此功能需要写在你的模块结束或在您的测试台，显示你的定点实数。
- 2022-01-30 18:42:57下载
- 积分：1
-
stap_steering
这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)
- 2015-07-21 00:59:39下载
- 积分：1
-
FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿，使用的verilog hdl语言
FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿，使用的verilog hdl语言，有几个写法，附带仿真时序，可以下载学习一下
- 2022-05-18 21:54:34下载
- 积分：1
-
sdram_control
SDRAM控制器 带仿真模型文件 仿真通过(Simulation model file simulation through SDRAM controller)
- 2017-12-07 10:54:24下载
- 积分：1
