-
tb_axi4
介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)
- 2020-07-03 08:40:01下载
- 积分：1
-
LDPC.DIFFERENT-RATE
LDPC码不同码率对比，1/2与1/3码率对比。码长512.迭代次数50次。(Comparison of different rate of the LDPC code, 1/2 compared with the 1/3 code rate. 512 yards long. 50 times the number of iterations.)
- 2012-11-22 10:49:22下载
- 积分：1
-
SOPC PWM IP
阿特拉的AVALON总想上的PWM IP,可以实现占空比和频率的调节，可以接入AVALON总线,通过NIOS 2 CPU进行操作。
- 2022-08-24 00:49:53下载
- 积分：1
-
PS2
基于FPGA的键盘PS第二类编码方式的verilog解码程序。基于FPGA的键盘PS第二类编码方式的verilog解码程序。(FPGA keyboard PS encoding the verilog decoding procedures. FPGA keyboard PS encoding the verilog decoding procedures.)
- 2013-04-13 20:02:06下载
- 积分：1
-
基于fpga的计算器
资源描述基于fpga的一个简易计算器程序，能够通过开发板输入，并且通过开发板数码管显示出来
- 2023-08-27 21:45:03下载
- 积分：1
-
基于FPGA的任意波形发生器
说明： 基于FPGA的任意波形发生器DDS,verilog编写，正常使用(Arbitrary waveform generator DDS based on FPGA)
- 2020-06-09 15:24:11下载
- 积分：1
-
FFT_VHDl
VHDL实现快速傅里叶变换，内附带资料以及源代码。(VHDL fast Fourier transform, within the supplied data and source code.)
- 2020-08-14 20:08:27下载
- 积分：1
-
ces_svtb_2011.12
synopse sv培训lab，是学习systemverilog非常好的资料，放心下载。(synopsis sv training lab)
- 2021-04-19 11:18:51下载
- 积分：1
-
LCD_test
this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
- 2013-07-25 14:43:43下载
- 积分：1
-
FPGA_Cordic_Atan_A
串行流水线格式:使用COrdic 算法计算反正切:向量模式下求角度 16bit :数据全部补码格式 (Serial line format: Use COrdic algorithm arctangent: seeking angle vector mode 16bit: full complement data format)
- 2014-10-13 20:55:52下载
- 积分：1
