登录
首页 » VHDL » VHDL参数化浮点乘法器

VHDL参数化浮点乘法器

于 2022-01-31 发布 文件大小:2.07 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

资源描述利用VHDL语言编写的浮点乘法器,可自定义浮点数位数,即乘数的参数化。具体为二进制有符号的浮点乘法器,二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式,设置成自定义形式。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一些有用的PicoBlaze的来源。
    Some useful PicoBlaze sources.
    2022-01-26 02:08:20下载
    积分:1
  • 带FIFO的ov7670 FPGA应用程序,经测试可用
    这是用Verilog编写的OV7670摄像头驱动代码,带FIFO,经测试可用。(This is written in Verilog OV7670 camera driver code, with FIFO, tested available.)
    2021-04-08 21:19:00下载
    积分:1
  • VHDL语言程序集。PDF格式,所有的例子,你将看不到偷…
    vhdl语言例程集锦.pdf,全部的例子,看你会不会偷了-VHDL language routines Collection. pdf, all the examples, you will not see stealing
    2022-02-11 21:16:40下载
    积分:1
  • 8位相 加乘法器,具有高速,占用资源较少的优点
    8位相 加乘法器,具有高速,占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages
    2023-05-06 21:10:02下载
    积分:1
  • adc0809ctrl
    用fpga芯片使用vhdl语言对AD转换芯片ADC0809进行控制(Using the fpga chip use language of VHDL AD transform chip ADC0809 control)
    2011-12-12 16:31:59下载
    积分:1
  • FpMultiplier
    说明:  可调矩阵,最大32*32位浮点数乘法矩阵及仿真。(32*32 floating multiplication matrix)
    2021-02-09 00:25:23下载
    积分:1
  • float_int
    自己编写的,浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)
    2020-12-18 10:29:11下载
    积分:1
  • 1 第二个计时器 impliomentation vhdl
    一第二个计时器为斯巴达 6 fpga-结构设计的
    2022-03-13 08:22:16下载
    积分:1
  • PmodTMP Weatther Sttattiion 演示
    此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。 该项目分为两个组成部分,一个基站和远程站。每个站是 由 Cerebot 纳米微控制器板,接收从温度数据控制 PmodTMP 温度计。 从监控站的温度数据通过无线方式传输到基站使用 两个 PmodRF1s。一旦基站接收到的远程温度数据,它显示两个 PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30 秒钟,以节省电池电量。30 秒后远程站花和传输另一种 温度读数和进程重复。
    2022-01-22 11:59:54下载
    积分:1
  • fjq1
    介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。(Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic device CPLD, to achieve the digital voice multiplexer and demultiplexer for the single steady state in which the digital circuit and digital phase locked loop extraction bit synchronization signals are also carried out a detailed design specification. The practical application results show that the system works stable and reliable design is successful.)
    2020-12-01 10:39:28下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载