网站首页

16*16移位相加乘法器verilog代码

于 2022-01-30 发布文件大小:11.22 kB

 0  167

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是上传的运用移位相加的方法进行16*16的有符号数乘法运算verilog代码实现及测试程序，如果需要测试负数相乘，可以将测试程序中的乘数或被乘数的最高位改为“1”，对于有符号数来说，最高位为1即表示负数。有需要的童鞋可以自行下载哦~

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

uart code dsdlab with my clock code
uart代码dsdlab与我的时钟代码.it是一个用于实现uart设计的verilog代码代码。这个是数字系统设计实验室的实践。

2022-09-14 16:00:03下载

积分：1
密码连接器
这是我试图实现键盘的代码，但它有一些错误，我不知道，但如果你有能力使它正确，请纠正它，并再次上传

2022-05-19 16:45:55下载

积分：1
GPU_Programming_Guide_Chinese
GPU编程的经典之作,值得一读。 GPU运算效率比CPU高出一截，学习GPU编程会大有裨益(a book for GPU_Programming)

2012-10-19 16:32:00下载

积分：1
encode_64_66
自编的64B/66B编码程序，下次上传解码程序。(the 64B/66B coding process is written by myself, i will upload the decoding process next time.)

2011-08-27 10:38:53下载

积分：1
FPGA双口RAM的Verilog代码实现
本程序是本人按照教程一步一步生成的，内部有textbench可以进行仿真验证。

2022-03-20 22:15:54下载

积分：1
cordic
实现可连续输入数据做三角函数变换处理，通过verilog代码实现，(It realizes triangular function transformation for continuous input data.)

2020-06-21 22:40:01下载

积分：1
CAL
基于BCD码的十进制ALU设计，可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)

2013-06-30 19:49:34下载

积分：1
DigitalClock
数字钟：实验中用到的小程序，用于万年历中的模块(Digital clock: a small program used in the experiment, the modules for calendar)

2013-05-26 09:25:23下载

积分：1
8 x 8 乘法器
8 x 8 华莱士树乘法器的设计。乘数接受两个 8 位输入（x 和 y）和 16 位 multiplication(product) 的结果。设计就是要为速度优化.：我们被要求设计一个 8 × 8华莱士主要由半加法器和全加器的树型乘法器。所以，首先我们设计半加法器和全加法器。我们需要 8 一半的设计加法器和 48 全加法器即总 56 加法器。因此，我们实例化半加器和全加器的计算每个部分的产品。参数优化的是速度。

2022-03-14 21:46:28下载

积分：1
szdyb
关于数字电压表的vhdl实现，有仿真程序，可以下载到板子中。(Vhdl digital voltage meter on the implementation of a simulation program can be downloaded to the board.)

2011-05-09 21:09:07下载

积分：1

696518资源总数
106227会员总数
11今日下载

16*16移位相加乘法器verilog代码

0 个回复

热门标签

热门下载