网站首页

可以实现对任意波形分任意频，分频加减通过按键实现。

于 2022-01-29 发布文件大小:212.05 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

可以实现对任意波形分任意频，分频加减通过按键实现。-Can be achieved for any arbitrary waveform at frequency, frequency addition and subtraction through the keys to achieve.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA
说明： fPGA中的竞争冒险现象的来源及其解决方法(FPGA in the source of the phenomenon of competitive risk-taking and their solutions)

2008-12-06 17:10:46下载

积分：1
C4gx15_starter_qsys_pcie_gen1x1
PCIe demo sample code

2020-12-09 16:39:19下载

积分：1
ROM
4 bit ROM for Quartus

2009-09-14 08:45:22下载

积分：1
Verilog计数器、编码器、加法器
说明： verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)

2019-01-26 21:50:01下载

积分：1
18_vga_test
说明：基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)

2019-04-01 13:47:46下载

积分：1
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用...
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用-This is written in Verilog HDL with adjustable duty cycle frequency controller, can be hung on the Avalon bus use

2022-09-09 08:45:02下载

积分：1
apb_uart
说明：这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)

2021-04-12 14:18:57下载

积分：1
是用VHDL语言写的对A/D转换模块的控制程序，希望对大家有帮助。...
是用VHDL语言写的对A/D转换模块的控制程序，希望对大家有帮助。-VHDL language is used on the A/D conversion module control procedures, in the hope that everyone has to help.

2023-05-25 06:40:03下载

积分：1
BCD_to_7_seg_decoder
BCD to 7 segments display decoder

2015-06-15 22:36:01下载

积分：1
MATLAB产生单脉冲信号的数据 exp_rom
说明：通过MATLAB产生单脉冲信号的数据，存储下来作为verilog代码实现的DDS的数据源，用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)

2020-06-23 04:40:02下载

积分：1

696518资源总数
106242会员总数
10今日下载

可以实现对任意波形分任意频，分频加减通过按键实现。

0 个回复

热门标签

热门下载