登录
首页 » VHDL » 利用fpga实现的DDS,可输出正弦波,输出频率可调

利用fpga实现的DDS,可输出正弦波,输出频率可调

于 2022-01-28 发布 文件大小:457.91 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

利用fpga实现的DDS,可输出正弦波,输出频率可调-FPGA realization of the use of DDS, sine wave output, output frequency adjustable

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DE2_115_Synthesizer
    FPGA implementation of simple Multi-tone Electronic Keyboard using DE2-115 board with a PS/2 keyboard and speaker
    2013-08-20 19:48:32下载
    积分:1
  • class17_TLC5620
    TLC5620驱动程序包括其他文件,8位,4通道,电压输出型DAC的数模转换器(TLC5620 driver and doc)
    2018-08-13 16:58:54下载
    积分:1
  • CHING
    数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)
    2013-03-06 15:32:11下载
    积分:1
  • Verilog_add_div_multi_exp
    使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数,迭代次数(可设置)决定了精度。(Use verilog write 32-bit floating-point addition module, floating-point multiplication module, floating-point division module, the floating point number index module.Index module is a comprehensive index of the front three cases into Taylor series for calculating index, the number of iterations can be set to determine the precision)
    2020-12-18 09:49:10下载
    积分:1
  • fir4btp
    4tap FIR filter in verilog code
    2014-01-13 22:30:58下载
    积分:1
  • 芦苇
    reed-solomon译码器。共有7个文件,分别为译码器的7个模块。-reed-solomon decoder. A total of seven papers, respectively, the decoder module 7.
    2022-02-01 03:32:01下载
    积分:1
  • baud
    说明:  将外部的输入的6Mhz的信号分成为频率为153600hz的信号(The external input signal divided into 6Mhz 153600hz signal frequency)
    2010-04-11 23:16:18下载
    积分:1
  • Xilinx PicoBlaze的解释
    Xilinx picoBlaze explained
    2022-01-26 03:15:36下载
    积分:1
  • 3FP
    一个三分频verilog模块,可以用来学习基本结构。(A three points frequency verilog module can be used to study the basic structure.)
    2013-08-25 00:41:29下载
    积分:1
  • Poiseuille_BB_solution
    LBM用于Poiseuille流初学者程序,直接反弹格式(LBM Poiseuille)
    2021-02-24 15:49:39下载
    积分:1
  • 696518资源总数
  • 106253会员总数
  • 14今日下载