登录
首页 » Verilog » 101序列检测器

101序列检测器

于 2022-01-27 发布 文件大小:269.30 kB
0 53
下载积分: 2 下载次数: 1

代码说明:

101序列检测器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VMD642_CPLD
    本例程位于 VMD642_CPLD目录中。 使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使 用 Verilog HDL书写,编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
    2013-09-13 13:59:52下载
    积分:1
  • 移位相加乘法器
    应用背景此代码是移行为模型和添加乘数随着乘数和被乘数参数比特宽度关键技术Verilog 2001和Xilinx的Spartan 6 FPGA板试验台
    2022-08-13 06:56:10下载
    积分:1
  • 使用 fifo 来交换不同的时钟
    这个项目是一个简单的 ISE14.7 项目,使用 fifo 缓冲区不同 clk 区的资料。我们也做了模拟 ISim 嵌入到 ISE14.7 中。事实上,我们可以做它没有相同宽度提取。写时钟到 fifo 是 62 MHz,而读的时钟是 16.368MHz.In 这个项目,我们做模拟只是为了验证是否提取数据是否正确与否。结果表明,有时每三点,提取了一个样品;有时每四点,提取了一个样本。 这个项目可能在 GPS navagition 系统中使用。
    2022-02-04 13:36:02下载
    积分:1
  • verilog三阶数字锁相环
    输入信号为bpsk信号,载波中频为5Mhz,多普勒为10k,接收机三阶锁相环实现对bpsk调制信号的载波进行复制和跟踪,
    2023-01-30 05:45:03下载
    积分:1
  • sram_test_OK
    主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动,SRAM型号为IS61LV25616,程序语言为Verilog,开发环境为quartusII 7.0,为一工程,可直接下载到FPGA中,含电路图(Mainly based on FPGA (EP2C8Q208I8) driving under the SRAM, SRAM model IS61LV25616, programming language for Verilog, a development environment for quartusII 7.0, for a project, can be downloaded directly to the FPGA, including circuit diagrams)
    2014-12-24 22:08:36下载
    积分:1
  • signaltap_user_guide
    signaltap 中文说明,内容详细。 ALTERA signaltap USER GUIDE IN CHINESE(ALTERA signaltap USER GUIDE IN CHINESE)
    2011-12-03 23:50:21下载
    积分:1
  • clk_generator
    时钟分频代码,PWM产生 RTL 源代码。(clock divider,PWM generator RTL Source Code)
    2013-08-18 09:29:42下载
    积分:1
  • 基于 FPGA 的红跟踪
    的红色检测算法作品通过检查每个像素,因为它通过该模块并决定它是否是红色。rSquared"、"gSquared"和"bSquared"是为了在使用寄存器进行分类和确定当前像素是红色的还是不基于距离公式。 如果确定该像素是红色,它突出显示为红色,并外框的坐标更新,如果它尚未包含此像素。 然而,如果该像素确定不是红色,然后有可能会发生的几宗。第一次的情况下,如果不是红是当前像素是否位于我们的边界框的边界。我们跟踪的当前和以前的外框,和如果当前像素躺在任何一种,该像素分别显示为绿色、 蓝色、 青色和紫色。如果当前像素不是对任何边界框,但在当前的边界框的区域内, 像素显示在其原始颜色。
    2022-05-31 17:34:29下载
    积分:1
  • 32_lvds_test
    Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • dda
    该程序描述了运用FPGA 实现DDA圆弧插补运算(FPGA DDA)
    2020-11-29 13:09:28下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载