登录
首页 » VHDL » 利用verilog语言设计实现8路FIR滤波

利用verilog语言设计实现8路FIR滤波

于 2022-01-26 发布 文件大小:93.89 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

利用verilog语言设计实现8路FIR滤波-Using verilog Language Design and Implementation of 8-channel FIR filter

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 106227会员总数
  • 11今日下载