-
含有FIFO的串口发送模块-发送字符串VerilogHDL
本资源是基于FPGA的一个硬件串口模块设计，其中包括的模块有：datagene.v,uart_speed_select.v,fifo_232.v,uart_ctrl.v,uart_tx.v,uartfifo.v,其中uartfifo.v为顶层模块，它调用上述的一些模块，完成相关的功能，本设计主要实现的功能是串口的字符串发送。不是简单的单字节发送，而是完成字符串的发送。
- 2022-02-16 06:13:18下载
- 积分：1
-
pwm_smg_display
用三个按键控制pwm输出
key0控制是选着显示/改变频率或占空比
key1控制增加
key2控制减少
数码管显示频率或占空比
频率单位默认Hz（500-20KHz）
占空比范围（0.1-0.9）(Control PWM output with three keys
Key0 controls display/change frequency or duty cycle optionally
Key1 controls the increase
Key2 controls are reduced
Digital tube display frequency or duty ratio
Frequency unit default Hz (500-20khz)
Duty cycle range (0.1-0.9))
- 2020-06-17 15:42:35下载
- 积分：1
-
jianpan
说明： 一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
- 2020-06-24 02:00:02下载
- 积分：1
-
SERDES_handbook
SERDES资料，包括reliability_handbook,serdes_handbook,serdes_introduction(SERDES doc,include reliability_handbook,serdes_handbook,serdes_introduction)
- 2017-01-12 18:28:41下载
- 积分：1
-
交通灯 verilog HDL 源代码
这是Verilog HDL的一个路灯的源代码。在电路板上的LED代表的绿色，黄色和红色light.After一些固定的时间内，
LED将是命令打开或关闭。此外，时间会倒数，它会被董事会在屏幕上显示。它是为Verilog硬件描述语言的一个
新的学习者非常有用的。
- 2023-06-03 12:10:03下载
- 积分：1
-
MAX2769配置源码_配置参数经过实际工程考验
对常用的射频端下变频的MAX2769芯片进行GPSL1频点配置，实测有效，该配置参数是经过实际工程验证的，现在也应用于实际项目中
- 2023-09-04 07:35:03下载
- 积分：1
-
fir_512_378_mux
512阶高速FIR成型滤波器，四相位复用，树形加法和多级流水线结构。(512-order high-speed FIR shaping filter, four-phase re-use, tree addition and multi-stage pipeline structure.)
- 2009-10-14 18:25:24下载
- 积分：1
-
w5500_spi_fpga
共两个文件，一个是对网络芯片W5500进行控制的master spi接口，另一个是w5500命令控制逻辑，命令格式按照w5500芯片的要求，分为地址段，控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。(A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w5500 command control logic, command format in accordance with the requirement of w5500 chip, divided into address segment, unified control and data segments. In addition to provide w5500 chip initialization and read and write control flow chart.)
- 2020-06-26 14:00:02下载
- 积分：1
-
电子时钟
基于DE2-115的数字时钟
1.液晶显示，数码管显示
2.整点报时
3.闹钟
4.设置时间
5.设置闹钟(Digital clock based on DE2-115
1. LCD display, digital tube display
2. whole point
3. alarm clock
4. setting time
5. set the alarm clock)
- 2021-03-06 23:39:29下载
- 积分：1
-
DA_TLC5620
是基于FPGA的5620的数模转换芯片底层的应用程序，希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)
- 2013-12-15 10:43:21下载
- 积分：1
