verilog等精度测量源码（附带SPI单工通信模块）
于 2022-01-26 发布
文件大小:2.26 kB
0 70
下载积分: 2
下载次数: 3
代码说明：
应用背景 使用verilog依靠等精度测量原理设计数字频率计，测量数据输出为64位，使用单片机进行简单的解码和显示，就能得到被测信号的频率，门控信号持续时间，也就是采样时间越长，fpga使用的晶振越准，越高速，测出来的效果越好，测量时间一定要高于被测信号的周期，这个只是取决于单片机对门控信号的控制。 等精度测量的最上层文件是dengjingduceliang.v 等精度测量的模块是DJDCL.v spi通信模块是SPI_8BYTE 使用的方法是，三个文件放在一起，上层文件和fpga的io配置好，什么输入什么输出，然后把DJDCL.v的input和标准时钟，我的是50M，还有被测信号接在一起，会输出一个64位的数据，前32位为标准时钟计时，后32位为被测信号计时，传给mcu简单计算一下就有了被测信号的频率关键技术 1.1 测频方法 这种方法即已知时基信号（频率或周期确定）做门控信号，T为已知量，然后在门控信号有效的时间段内进行输入脉冲的计数，原理图如下图所示： 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
