登录
首页 » VHDL » 基于FPGA的电子密码锁的设计,内有Verilog HDL源码和各仿真图像

基于FPGA的电子密码锁的设计,内有Verilog HDL源码和各仿真图像

于 2022-01-26 发布 文件大小:520.23 kB
0 61
下载积分: 2 下载次数: 2

代码说明:

基于FPGA的电子密码锁的设计,内有Verilog HDL源码和各仿真图像-FPGA-based design of electronic locks, which have Verilog HDL source code and the simulation image

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Detailed description of the FPGA design flow of the entire FPGA design flow full...
    详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE-Detailed description of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE
    2022-11-01 22:10:02下载
    积分:1
  • FPGA
    spwm dcac逆变 fpga与单片机一起作用(sdad)
    2010-08-12 18:20:08下载
    积分:1
  • 各种常用模块的VHDL描叙实例,PDF格式
    各种常用模块的VHDL描叙实例,PDF格式-various modules used VHDL depicts examples, PDF format
    2022-03-21 06:08:45下载
    积分:1
  • 分数时延FIR
    说明:  分数时延FIR滤波器FPGA设计的相关资料及软件无线电实验平台MFSS6842使用说明(Fractional delay FIR filter FPGA design related information and software radio experimental platform MFSS6842 instructions)
    2019-11-18 22:45:35下载
    积分:1
  • VHDL语言100例详解
    说明:  VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例,不仅进行基础的门电路设计,而且还有较为复杂的数字系统设计。这些实例可以直接被调用。(VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examples, not only for infrastructure gate design, but also more complex digital system design. These examples can be called.)
    2005-09-04 17:15:21下载
    积分:1
  • axi_jesd204b
    ADI JESD204接口的ADC与Xilinx FPGA接口IP,包含Verilog和VHDL源代码,AXI总线接口,ADC串行控制接口(ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface )
    2021-03-29 15:09:10下载
    积分:1
  • DDSa
    程序是完整的一个数字下变频器的一个Verilog程序,经测试可以使用,欢迎下载(Program is a complete Verilog program a digital down converter, tested can be used, please download)
    2016-05-23 22:11:25下载
    积分:1
  • rc6 加密
    此代码是加密实现在 vhdl。在加密、 RC6 (Rivest Cipher 6) 是一种对称密钥 块密码从RC5派生。它是由Ron Rivest、马特 Robshaw、 雷西德尼和益群丽莎贤以满足高级加密标准(AES)竞争的要求设计的。该算法是一个五个入围者,和也提交给湖怪兽和CRYPTREC项目。它是一种专有
    2023-04-17 09:45:04下载
    积分:1
  • pll
    说明:  fpga配置锁相环完整程序,使用quartus IP核,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • Traffic lights controller VHDL design, can be controlled by traffic lights at th...
    交通灯控制器的VHDL设计,能控制十字路口的红绿灯转换,通过目标芯片EPF10KLC84-4验证-Traffic lights controller VHDL design, can be controlled by traffic lights at the crossroads of the conversion, through the target chips EPF10KLC84-4 verification
    2023-02-14 06:35:03下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载