登录
首页 » Verilog » 一款商用ADC的verilog

一款商用ADC的verilog

于 2022-01-25 发布 文件大小:1.62 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

商用可综合adc,分辨率为16位,内含一个时序检查功能,可供对ADC感兴趣的人有帮助。尤其是需要一个ADC模型的可以使用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • s5pv-u-boot-LCD-display
    s5pv-u-boot-2011.06之增加LCD显示功能(s5pv-u-boot-2011.06 Increase LCD display function)
    2013-03-14 09:45:18下载
    积分:1
  • dianyuan
    实现按键控制AD三通道的电源转换的功能。(AD three buttons control channel to achieve power conversion)
    2015-04-23 16:20:49下载
    积分:1
  • Hardware-CNN-master
    Convolutional neural network code for fpga
    2019-02-27 15:21:22下载
    积分:1
  • S04_基于ZYNQ的HLS 图像算法设计基础
    说明:  VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • polar_SC译码
    该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)
    2021-02-17 13:49:46下载
    积分:1
  • waveform_-generator
    简易信号波形发生器,可以产生四种波形,频率1k-20K步进可调。学习Verilog HDL的好例子。(imple signal waveform generator, can produce four waveform, frequency 1 k-20 k step can be adjusted. Learning Verilog good example of HDL. )
    2011-06-12 21:13:27下载
    积分:1
  • 匹配滤波器的verilog实现
    运用quatusii工具基于verilog实现匹配滤波器
    2022-11-22 14:15:03下载
    积分:1
  • can_latest.tar
    用verilog编写的can总线控制器,包括设计参考历程和仿真程序,以及开发文档!(Written by verilog can bus controller, including the design reference course and simulation program, and the development of the document!)
    2015-07-23 19:55:03下载
    积分:1
  • fdd
    按键消抖,对时钟沿计数决定是否将bin值给内部的按键值。(Debounced buttons, whether on the edge of the clock count within the bin value to the key value.)
    2011-11-08 14:34:08下载
    积分:1
  • NN-using-FPGA
    thesis about design and implementation neural network using FPGA
    2013-12-29 16:23:52下载
    积分:1
  • 696518资源总数
  • 104684会员总数
  • 30今日下载