登录
首页 » Verilog » AHB

AHB

于 2022-01-25 发布 文件大小:573.55 kB
0 45
下载积分: 2 下载次数: 1

代码说明:

// 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Buffer-DAQ
    基于研华采集卡的FIFO双缓存区高速数据采集(FIFO DAQ)
    2015-01-11 19:09:49下载
    积分:1
  • bist verilog
    说明:  design and implementation of bist using verilog
    2019-12-04 12:10:29下载
    积分:1
  • generate-coordinates
    使用VHDL编写语言,巧妙的利用计数器和循环输出一个坐标系,由于VHDL出现负数比较麻烦,全部由正数代替,输出一个原点在中心,半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。(Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive number, the output an origin at the center, radius 128 256 256 coordinates. Convenient coordinate transformation and coordinate to do with this algorithm.)
    2013-08-28 11:03:46下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • my_lift
    电梯控制,包括楼层按键相应,显示上下状态。(Elevator control, including the floors of the corresponding button to show the whole state.)
    2008-04-24 10:15:52下载
    积分:1
  • lunwen
    一个完整的基于FPGA的IIR低通滤波器的设计方案,是一个研究生论文(master and doctor dissertation)
    2013-05-12 20:01:14下载
    积分:1
  • SPI实现IP,用verilog实现
    SPI实现IP,用verilog实现,结构清晰,其中包括verilog的源代码,设计说明文档
    2022-01-28 17:04:07下载
    积分:1
  • cpu_code_8051
    vhdl code for 8051 processor
    2010-06-25 15:16:07下载
    积分:1
  • 《UVM实战》书籍配套源代码puvm
    《UVM实战》书籍配套源代码,学习UVM的必备参考(UVM reference book, very useful)
    2021-01-09 20:08:51下载
    积分:1
  • vhdl
    说明:  vhdl常见小实验代码,包括二进制比较器,4选1,8421十进制,8421转化成格雷码,8421余三码,分频器,数据码译码器,二进制减计数器,四位环形计数器等(VHDL common small experiment code)
    2020-06-24 13:00:02下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载