-
AHB_to_Wishbone_Verilog
说明： 该源代码包是AHB总线到Wishbone总线的交接器，包括以下4个部分：RTL源代码，测试平台，软件测试程序，说明文档。(This source package is the AHB bus to Wishbone bus bridge(wrapper).It has the following 4 parts: RTL codes, testbench, software simulating files, help documents.)
- 2021-01-22 14:48:40下载
- 积分：1
-
CAL
基于BCD码的十进制ALU设计，可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
- 2013-06-30 19:49:34下载
- 积分：1
-
textiowrite
quartus ii 环境下，一个完整的利用TEXTIO仿真的源代码，包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)
- 2014-02-03 23:56:30下载
- 积分：1
-
数控插补器设计
实现x轴，y轴的两项脉冲控制，利用圆弧插补法，基于verilog语言编程，很好的实现插补算法。程序可以在modelsim中仿真，显示所需输入输出信号及clk时钟、start开始、busy终止信号
- 2023-05-25 06:05:03下载
- 积分：1
-
PID FPGA实现
基于FPGA实现PID算法，增量式
PID算法输出作为PWM的输入，实现电机的调速控制，verilog代码实现，不过没有用乘法器
预留了反馈通道，对电机速度进行反馈控制
- 2022-01-26 03:57:35下载
- 积分：1
-
7941952NCO_sin
NCO 代码设计 使用VHDL语言 (nco)
- 2009-05-23 16:39:37下载
- 积分：1
-
VerilogFreq-div
Verilog分频程序原理讲解及代码.偶数倍分频奇数倍分频的原理和方法(Verilog divide the program explain the principle and code an even multiple of odd multiple of the principle of divide and divide)
- 2013-01-21 21:45:08下载
- 积分：1
-
Writing-Testbenches-using-System-Verilog
writing testbench in system verilog
- 2011-12-11 06:02:47下载
- 积分：1
-
dct
基于FPGA的图像压缩算法程序，自己写的，可以参考一下(FPGA-based image compression algorithm, write your own, you can refer to)
- 2011-10-23 00:54:17下载
- 积分：1
-
ytupn
Very suitable for the study using computer vision, Analysis of the signal time domain, frequency domain, cepstrum, cyclic spectrum, etc. The performance of the program has reached a high level.
- 2017-09-02 18:07:13下载
- 积分：1
