-
cycle_measure
测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
- 2013-08-29 16:09:17下载
- 积分：1
-
AD_FIFO
简单的Verilog程序，针对音频实验板的AD到DA调通试验，下载执行前请按照自己试验环境更改设置(Simple Verilog program for test the AD to DA loop of universal audio test platform.
Please configure it according to the test environment before download and implement the program to FPGA)
- 2013-01-26 00:47:37下载
- 积分：1
-
VHDL_SPISLAVE
spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)
- 2017-12-16 18:28:15下载
- 积分：1
-
UART_Test
OMAP5912 UART的测试程序 包括头文件 源文件等。(OMAP5912 UART program test)
- 2011-08-14 16:04:03下载
- 积分：1
-
fpga
电子密码锁的相关程序，很好很耐用！但水平有限啊！！(Electronic combination lock procedures，
)
- 2010-12-20 21:51:05下载
- 积分：1
-
ofdm
这是OFDM调制matlab的程序，中间详细描述了调制的过程，希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
- 2013-09-26 16:20:42下载
- 积分：1
-
CME3000FPGADevelopment-
针对京微雅阁的CME300 FPGA教程，里面有几个例程，并附有源代码，初学者可尽快入门。(For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.)
- 2013-08-19 18:01:21下载
- 积分：1
-
verilog
VERILOG设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子(Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of)
- 2008-05-28 22:12:57下载
- 积分：1
-
vhdl 数字时钟设计
资源描述
VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言
现在利用vhdl语言，通过原件例化语句，来编写一个数字时钟
- 2022-02-15 16:13:59下载
- 积分：1
-
FPGA基于VHDL的Turbo码
如果本版权声明未从文件中删除，并且任何衍生作品包含原始版权声明和相关免责声明，则可以不受限制地使用和分发本源文件。
- 2022-03-06 11:21:33下载
- 积分：1
