-
寄存器 32 位
顶级模块名称是 "_register32"。它包括许多包括 files(instance)、 _dff、 _dlatch、 和盖茨。
你可以看到整体的图表中，像 RTL 查看器后, 合成。
_register8 包含在顶部模块
- 2023-05-03 18:10:04下载
- 积分：1
-
Nexys-4-DDR-XADC
Nexys-4-DDR-XADC 开发板demo(Nexys-4-DDR-XADC e.v. Board demo)
- 2018-12-07 15:33:22下载
- 积分：1
-
FPGA_Cordic_Atan_A
串行流水线格式:使用COrdic 算法计算反正切:向量模式下求角度 16bit :数据全部补码格式 (Serial line format: Use COrdic algorithm arctangent: seeking angle vector mode 16bit: full complement data format)
- 2014-10-13 20:55:52下载
- 积分：1
-
liushuxian
中文版DLX流水线技术相关方面介绍以及简单应用
适用于面对初学者讲解(Chinese version of the DLX pipeline technology-related aspects of introduction and a simple application
Suitable for beginners to explain face)
- 2014-12-09 21:33:45下载
- 积分：1
-
8 位修改 Booth 型乘法器
这是基数 4 修改 Booth 型乘法器为 8 位。它可以用于任何大小的操作数的乘法......
- 2022-01-24 13:25:05下载
- 积分：1
-
eluosi_game
这是一个基于NIOSII的俄罗斯方块游戏设计，是基于FPGA的，利用流模式DMA传输实现游戏。(This is a box based on the Russian NIOSII game design, is based on the FPGA, and the use of streaming mode DMA transfer realize the game.)
- 2007-09-29 23:52:25下载
- 积分：1
-
多功能数字时钟 功能齐全 vhdl fp
多功能数字时钟 功能齐全 vhdl fp-Multi-functional digital clock vhdl fpaa
- 2022-06-26 19:16:17下载
- 积分：1
-
or2a
使用vhdl语言设计一位全加器，在仪器上下载并实现LED灯的闪亮(A full adder design)
- 2013-09-26 18:24:15下载
- 积分：1
-
degilent atlys board ucf
；
- 2022-04-10 00:32:44下载
- 积分：1
-
XAPP200_ddr_sdram_64b
Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
- 2011-01-19 09:45:06下载
- 积分：1
