7*7卷积的一种verilogHDL实现
于 2021-05-06 发布
0 156
下载积分: 1
下载次数: 1
代码说明：
掌握卷积层的工作流程，通过卷积折叠硬件设计，进行一个map为20*20，卷积核为7*7的卷积运算。
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
