登录
首页 » Others » 带有约束条件的遗传算法程序

带有约束条件的遗传算法程序

于 2021-05-06 发布
0 171
下载积分: 1 下载次数: 4

代码说明:

带有约束条件的遗传算法MATLAB源程序

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 改进人工势场法
    基于Matlab的改进人工势场法路径规划与避障实验验证。
    2020-12-12下载
    积分:1
  • 基于灰色聚类模型的实验成绩评定
    压缩包包含相应的论文、实验步骤、使用说明、matlab编写的灰色聚类源代码并带有详细的注释。学习灰色理论课程中的相应灰色聚类模型的matlab代码实现。
    2020-12-09下载
    积分:1
  • 仓储物资管理系统【SQLServer数据库+课设计文档】
    仓储物资管理系统【SQLServer数据库+课程设计文档】1.需求分析 1.1系统目标与要求 1.2系统分析 1.3业务流程图 2.系统逻辑方案 2.1数据流程图(DFD)2.2数据字典(简称DD) 3系统总体结构设计 3.1软件系统总体结构设计 3.2数据存储的总体设计 3.3系统功能模块设计 4数据库详细设计 4.1数据库设计 4.2数据库的完整性和安全性 5.数据库操作(SQL Server2000语句完成) 5.1创建仓储物资管理系统 5.2创建各类别索引信息表 5.3建立存储过程向表中插入、修改、删除数据 5.3.1插入数据的存储过程 5.4建
    2021-05-07下载
    积分:1
  • PCA 主成分分析代码 MATLAB版
    PCA 主成分分析代码 MATLAB版PCA 主成分分析代码 MATLAB版PCA 主成分分析代码 MATLAB版
    2020-12-05下载
    积分:1
  • Vivado约束指导手册
    Vivado约束指导手册输入端口到输出端口路径在从输入端口直接到输出端口的路径上,数据:不需要在器件内部锁存(atch),直接从输入端口到输出端口。他们通常被称为ln-to-out数据路径端口时钟可以是虚拟时钟也可以是设计时钟路径举例图3-1描述了上面所有的路径,在此例图中,设计时钟CLKo可被用作端口时钟,这样既可以约束D|N延时也可以约束DOUT延时FPGA DEVICEBoardDeviceInternal Delay REGAData Path DelayREGB Internal DelayBoardDINi DOUT Device○A4InpOutputDelayBUFGPort ClockCLKOPort clockIn-2-out Data PathFigure 3-1: Path Example时钟路径部分每一个时钟路径由三个部分组成:源时钟路径数据路径目标时钟路径源时钟路径源时钟路径是由源时钟从它的源点(典型的是输入端口)到发送时序单元的时钟引脚之间的路径。对于从输入端口起始的时序路径来说,就不存在源时钟路径数据路径对内部电路,数据路径是发送时序单元和捕捉时序单元之间的路径发送时序单元的有效时钟管脚称为路径起始点捕捉时序单元的数据输入管脚称为路径结束点对于输入端口路径,数据路径起始于输入端口。输入端口是路径的起始点对于输出端口路径,数据路径结朿语输岀端口。输岀端口是路径的结束点。目标时钟路径目标时钟路径是由目标时钟从其源点(典型的是输入端口)到捕捉时序单元的时钟管脚之间的路径。对于结束于输出端口的时序路径,就没有目标时钟路径图3-2显示了3段典型的时序路径REGAData PathREGBEndpointSource Clock PathStartpointDestination Clock PathFigure 3-2: Typical Timing PathSetup和Hold分析vⅳ ado ide分析时序并且在时序路径终点时候报告时序裕量。时序裕量是指在时序路径终点数据要求时间和抵达时间的差异。如果裕量为正,从时序的角度考虑此路径是有效的。Setup检查为了计算数据所需的 setup时间,时序引擎:1.决定源时钟和目的时钟之间的普通周期。如果没有被发现,为分析考虑多达1000个时钟周期。2.检查覆盖普通周期上的起始点和终点所有上升和下降沿。3.在任何两个有效 active沿之间的最小正差值dela。这个deta被称为 setup分析的时序路径要求Setup路径要求示例假象2个寄存器之间的一条路径,这些寄存器由其相应时钟上升沿触发。这条路径有效的时钟沿只有上升沿。时钟定义如下:.clko周期6nsck1周期4nsCommon periodclko launch edgesSetup(1)Setup(2)clk1 capture edgesOns 2ns 4nss 8n5 10ns 12nsFigure 3-3: Setup Path Requirement Example图33显示有2个单独的源和目的时钟沿有资格受到 setup分析: setup(1和 setup(2):源时钟发送沿时间:0ns+1*T(ck0)=6ns目的时钟抓取沿时间:0ns+2*(ck1)=8nsSetup Path Requirement=抓取沿时间-发送沿时间=2ns在计算路径要求时候,需要考虑2个重要的点:1.时钟沿是理想的,那就是说,时钟树插入延迟不在考虑之内2.默认时钟在0时间点是 phase-aligned,除非他们的波形定义引进了 phase-shit。异步时钟相位关系未知。时序引擎在分析其间路径时候会考虑默认值。关于异步时钟的更多内容看下部分Setup分析数据要求时间Setup分析数据要求时间是指为了让目的单元能安全的采样数据,数据必须在这个时间点之前稳定。这个值基于:目的时钟采样沿时间.目地时钟延时源时钟和目的时钟的不确定性目的单元 setup时间Setup分析的数据抵达时间Setup分析的数据抵达时间,是指由源时钟发送的数据在路径终点的稳定时候所需要的时间。它的值基于:源时钟发送沿时间源时钟延时数据路径延时数据路径延时包括所有从起点到终点的单元(cel)和线(ne延时。在时序报告中, Vivado将 setup时序考虑为数据路径的一部分。相应的,数据到达和要求时间的公式为:Data Required Time (setup)= destination clock capture edge time+destination clock path delayclock uncertaintyData Arrival Time(setup)= source clock launch edge timesource clock path delay+ datapath delaysetup timeSetup裕量是指要求时间和实际抵达时间的差值:Slack (setup)= Data Required Time -Data Arrival Time在输入数据引脚寄存器上 Setup裕量为负值,说明寄存器有可能锁存到未知的值跳转到错误状态Hod检查Hod裕量的计算与 setup裕量计算直接相关。当 setup分析证明了在最悲观的情况下数据可以被安全捕捉,hold分析确保了:同样的数据不可能被前面目地时钟沿错误的抓取下一个源时钟沿发送的数据不能被用来分析 setup的目的数据沿抓取因此,为了找到hold分析的时序路径,时序引擎考虑了所有为 setup分析的源和目的时钟沿结合的可能。对每一种可能的组合,时序引擎:检查发送沿和减去一个目的时钟周期的抓取沿之间的差值.检查了加上一个源时钟周期的发送沿和抓取沿之间的差值.只保留时间差值最大的发送沿和抓取沿hold路径要求示例采用page33中 setup路径要求示例中的时钟。对于 setup分析那仅有2个可能的时钟沿组合:Setup Path Requirement (S1)=1*T(clk1)-0*T(clk0)= 4nsSetup Path Requirement (S2)=2*T(clk1)-1*T(clk0)=2ns那么相应的hod要求如下:For setup s1:Hold path Requirement (Hla)-(1*T(clk1)-1*T(clk1))-0*T(clko)=onsHold Path Requirement (Hlb)=1*T(clkl)-(0*T(clk0)+I*T(clko))=-2nsFor setup $2:Hold Path Requirement (H2a)=(2*T(clk1)-1*T(clk1))-1*T(clko)2nsHold path Requirement(H2b)=2*T(clk1)-(1*T(clk0)+1*T(clk0))=-4ns从上面可以看出最大的要求时间是Ons,这正好与源时钟和目的时钟第一次上升沿相吻合。Hold路径要求示例,page36显示了 setup检查沿和他们相关的hold检查。cIko launch edgesHla S1 H1b/H2a522bclk1 capture edgesOns 2ns 4ns 6ns 8ns 10ns 12nsFigure 3-4: Hold Path Requirement Example此例中,最终的hod要求时间不是来源于最紧的 setup要求。这是因为所有可能的 setup沿都会被考虑在内,是为了找到最又挑战性的hod要求。正如在 setup分析中,数据要求时间和数据抵达时间是基于以下条件计算的:源时钟发送沿时间.目的时钟抓取沿时间源和目的时钟延时时钟不确定性数据延时.目的寄存器hod时间Data Required Time (hold)= destination clock capture edge timedestination clock path delayclock uncertaintyData Arrival Time (hold)= source clock launch edge timesource clock path delaydatapath delayhold timeHod裕量是要求时间和抵达时间的差值Slack (hold)= Data Arrival Time Data Required Time正的时序裕量意味着即使在最悲观的情况下数据也不会被错误的时钟沿抓取。而负的hold裕量说明抓取的数据错误,而且寄存器可能进入不稳定状态。矫正( recovery和移除( removal分析矫正和移除时序检查与 setup和hold检查相似,区别就是它们应用于异步数据管脚例如set或者clear o对于异步复位的寄存器.矫正时间是异步 reset信号为了锁定新数据已经切换到它的无效状态之后,到下一个有效时钟沿之间的最小时间。移除时间是在异步复位信号安全切换到其无效状态之前,到第一个有效时钟沿之后的最小时间。下面的等式描述了这两种分析的sack是如何计算的Recovery check下面的等式描述了下面如何计算:Data Required Time (recovery ) =destination clock edge start time+ destination clock path delayclock uncertaintyData Arrival Time (recovery )= source clock edge start timesource clock path delaydatapath delayrecovery timeSlack (recovery)= Data Required Time Data Arrival TimeRemoval checkData Required Time (removal)= destination clock edge start timedestination clock path delayclock uncertaintyData Arrival Time (removal)= source clock edge start timesource clock path delay+ datapath delayremoval timeSlack (removal)= Data Arrival Time -Data Required Time正如 setup和hold检査,一个负的 recovery裕量和 remova裕量说明寄存器可能进入亚稳态,并且将未知的电子层带入设计中。定义时钟时钟数字设计中,时钟提供了从寄存器到寄存器之间可靠的传输数据的时间参考。 Vivado ide时序引擎用时钟特征来:计算时钟路径要求以裕量计算的方式报告设计时序裕量更多信息,参考时序分析这章为了得到最精确的最大的时序路径覆盖,时钟必须合理的定义。可以用下面的特征定义时钟:源时钟是指定义在时钟驱动引脚或者时钟树跟端口的时钟时钟沿可以由周期和波形特性的组合描述周期是ns级的,与描述的波形的时间周期相匹配.时钟波形是在时钟周期里,在数ns内时钟上升沿和下降沿绝对时间的列表列表必须包含偶数个值。第一个值一般与第一个上升沿吻合,除非另外指定,默认的时钟占空比是50%相位是ns。如图4-1所示,ck0周期10ns,占空比50%,相位0ns。Ck1周期8ns,占空比75%,相位2ns。CIkO: period 10, waveform =10 5]CIk1: period =8, waveform=2850%50%ClaOns5ns10ns15ns25%75%clkbOns 2ns8ns 10ns16nsFigure 4-1: Clock Waveforms Example传播【 propagated clock)时钟周期和波形特征体现了时钟的理想特征。当时钟进入FPGA器件并且经过时钟树传播时候,时钟沿会有延时而且会随着噪声和硬件特性而改变。这些特点被称为时钟网络延时( latency)和时钟不确定{ uncertainty)时钟不确定性包含下面内容:clock jitterphase error任何额外指定的不确定Vivado会默认的将时钟作为传播时钟,这意味着,这是非理想的时钟。这么做是为了提供包含时钟树插入延时和不确定性的裕量的值。特定硬件资源
    2021-05-06下载
    积分:1
  • Octave官方文档+中文使用说明(2018)吴恩达机器学习指定工具
    Octave 是一款用于数值计算和绘图的开源软件。和 Matlab 一样,Octave 尤其精于矩阵运算:求解联立方程组、计算矩阵特征值和特征向量等等。在许多的工程实际问题中,数据都可以用矩阵或向量表示出来而问题转化为对这类矩阵的求解。另外,Octave 能够通过多种形式将数据可视化,并且 Octave 本身也是一门编程语言而易于扩展。因此我们可以称 Octave 是一款非常强大的可编程可视化计算程序。Octave 让解决很大范围内的数值问题变得简单,给使用者更多的时间来进行实验和考虑问题。
    2020-12-10下载
    积分:1
  • 完全自主研发的粒子群算法来求解约束多目标优化万能matlab_code
    本代码基于matlab开发,是完全自主研发的粒子群算法来求解约束多目标优化万能code,希望对学习的同学有帮助
    2020-12-01下载
    积分:1
  • 基于DSP的恒压频比控制SVPWM方式的研究和实现
    利用数字信号处理器TMS320F240产生基于恒压频比控制的对称SVPWM调制波形。第23卷第4李等:基于ISP的恒压频比掉制 SVPWM方式的饼究和实现69平衡,引起较大的电流谐波4方法一软作编写较复杂但儿始三相电流平衡,电流谐波较小,响DSP的强大处理能力及运行速度能实现复杂时算法和具有良好的实时性,某于上述根据1le和电北的速度汗6考虑因此本文采用力法实现 SVPWM波形的产生。3基于TMS320240的SPwM波形的产根拈江,的角用亡所有内象压生本文采用TI公司专为电机控制而推出的一种定点数舶腴躯到案菠,出≤n(Th[A)eo5(l字信号处坦器TMS32F240,产生恒压频比制下SⅤPwM波形计銲mr门d-相分量事件管理模块是整个控制系统的关键,首先更对它进;算山n,亡约过行正确的配置。本系统选取丛HWM的截波频率为1∠kHz处区时间为32us,与 SVPWM波形产生相关的EV(事件管算I1,21的玫值弹)模块的初始化如图6所示m的据值是根据电机的u/∫曲线来确定,采用∫的指令值求出vn的幅值am的相根据un所在的区,裁全较打图位变化2可由定时器T:的定时周期T(TwmM)和电机角速度a1求出。根据角判断m所在的象限,为减少所占据的程序存储空问,只配备0~90的正弦函数表找出9角在第一象限的对应角度,并求解出x的dq轴分量和图7SHWM生成子彩序凉程图L。根据式(4)求解T1,T2,其中U1∠、U2分别为主辋矢4结论量的d轴分量,L1、21为主辅矢量的q轴分量。uU图8为本文实验时输出的 SVPWM词制波(调制波为TPWMl Ud Ua]=Iti t2 x(4)3OHZ,酸波为12kz)经滤波后所得波形可以看出,SVP则T0=Trw“T1“T2,根据vm所在的扇区,分别把0wM的调制波相当于在原正弦波上叠加了一个三次谐波25Tc,0.25T0+0.571,0.25T+0,5T1+0.572装载CM和准优化PWM有异曲冋工之处,其实质也是一种带谐波注入的调制方法PR1CMPR2、CMPR3。初始化比较控制寄存器 COMCON1、SCM321=11,输出为PW牒式FCOMIPCE=1,金比铰輪出使舱ACTRLO10=00,下激时重装载A4、D1000下设时重装戴CMPR5、比按使能 CENAELE初始化全比较动作控制寄存器ACTR设意引脚输出授性(1、3、5为低有效,2、4、6有效医8SⅤPWM调铜波始化死区控制寄存舞 DErCO、使鹿死区足时器PB3:j=111参考文献改置死区定时器的预定标因于 DBTPS:0=1设置死区时间DBr70=目,本系统设置死区时间为32s11 BROECK H W, Analysis and Realization of a pulsewidth mocu[J IEEE TrA初始化通用定时器1的挖制寄存器TON198,24(1):142~150设置计数擲式为连续增、减Tmod21:0=10!2]王研,杜军红,陶佧宜,等基于LP的空间电压矢量法的研究[J]电机与控制学报,200,2:98调制频半设为K出(Te=83),因此设置T】PR=34h「3韩安太,峙飞黄海LSP控剖器原理及其在运奷控制系统中的应用M]北京:清华大学出版社,2003「4.王潞刚基于DP的异步电动机 SVPWM系统研究[D],东工业大学硕二沦文,2002图6与 SVPWM生成相关的EV初始化r5 Spacc-Vcctor PWM wita TMS320C24X/F24x Using lardand ssedR]. TI I产生SⅥwM波形的子程序流程图如图7所示。March 199916] Using Coustant V H Principle Space Vector PWM Techor Ac InsteonⅣ otor cth’C240R]T!i
    2020-12-08下载
    积分:1
  • 精品课网站答辩PPT
    毕业设计答辩用的精品课程网站PPT,可供大家参考,谢谢
    2020-12-04下载
    积分:1
  • 测试函数归类
    【实例简介】对于做全局优化算法的研究人员是一本不可多得的测试函数大全
    2021-11-14 00:43:07下载
    积分:1
  • 696518资源总数
  • 104349会员总数
  • 32今日下载