从Simulink模型自动生成VHDL代码——基于DSP Builder的FPGA设计流程
于 2020-12-10 发布
0 116
下载积分: 1
下载次数: 3
代码说明:
介绍了基于Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL代码的一种新的FPGA设计流程,并基于此流程实现了一个7阶FIR数字低通滤波器。
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论