登录
首页 » Others » 使用Verilog语言编写简单的俄罗斯方块

使用Verilog语言编写简单的俄罗斯方块

于 2020-12-09 发布
0 418
下载积分: 1 下载次数: 1

代码说明:

压缩包里有两个文件,一个是课程设计时调试过得可以直接用用的,另一个是我进行了一定修改,但由于手头没有板子,没有调试过得,但注释比较全,便于理解。具体的程序解释可以看我的博客。初来乍到,多多关照~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104269会员总数
  • 42今日下载