-
LDPC编码Verilog代码
LDPC编码Verilog代码 LDPC编码Verilog代码
- 2020-12-11下载
- 积分：1
-
matlab同步发电机励磁控制系统的仿真研究
matlab同步发电机励磁控制系统的仿真研究，借助此平台对sIMUL水K模型操作，可以方便地实现对参数的设置与修改、模型的查看和修正、仿真的显示及相关的辅助操作
- 2020-12-06下载
- 积分：1
-
研究多智能体建模的参考论文
学习多智能体建模的论文，可供研究智能体建模应用等参考。。
- 2020-12-01下载
- 积分：1
-
SLIC超像素分割matlab代码
SLIC超像素分割matlab代码
- 2020-12-01下载
- 积分：1
-
科研常用代码（预测分类评价）
matlab常用代码大全，帮助你科研，论文实证分析，数模竞赛第44章 层次分析法第45章 灰色关联度第46章 熵权法第47章 主成分分析第48章 主成分回归第49章 偏最小二乘第50章 逐步回归分析第51章 模拟退火第52章 RBF,GRNN,PNN-神经网络第53章 竞争神经网络与SOM神经网络第54章 蚁群算法tsp求解第55章 灰色预测GM1-1第56章 模糊综合评价第57章 交叉验证神经网络第58章 多项式拟合 plotfit第59章 非线性拟合 lsqcurefit第60章 kmeans聚类第61章 FCM聚类第62章 arima时间序列
- 2020-06-19下载
- 积分：1
-
频谱感知-能量检测法代码
用matlab语言写的能量检测法程序，在高斯信道下进行的检测（检测信道中有无信号）
- 2020-12-04下载
- 积分：1
-
用Matlab实现分支定界法求解整数线性规划问题。
运筹学上机实验，用Matlab实现分支定界法求解整数线性规划问题。
- 2020-12-02下载
- 积分：1
-
FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
- 2020-12-11下载
- 积分：1
-
基于FPGA的直流电机
①定义输出或输入为直流电能的旋转电机，称为直流电机，它是能实现直流电能和机械能互相转换的电机。
②用PWM（Pulse Width Modulation）方式来控制转速；通过脉冲波输入的引脚来控制方向。
③本实验中采用RF-310T-11400型号直流电机，同时配有光耦测速模块。通过检测输出脉冲来检测电机转速。
基于FPGA的直流电机/基于FPGA的直流电机
├── dc1
│ ├── db
│ │ ├── cmpr_kkg.tdf
│ │ ├── dc1.(0).cnf.cdb
│ │ ├── dc1.(0).cnf.hdb
│ │ ├── dc1.(1).cnf.cdb
│ │ ├── dc1.(1).cnf.hdb
│ │ ├── dc1.(10).cnf.cdb
│ │ ├── dc1.(10).cnf.hdb
│ │ ├── dc1.(11).cnf.cdb
│ │ ├── dc1.(11).cnf.hdb
│ │ ├── dc1.(12).cnf.cdb
│ │ ├── dc1.(12).cnf.hdb
│ │ ├── dc1.(2).cnf.cdb
│ │ ├── dc1.(2).cnf.hdb
│ │ ├── dc1.(3).cnf.cdb
│ │ ├── dc1.(3).cnf.hdb
│ │ ├── dc1.(4).cnf.cdb
│ │ ├── dc1.(4).cnf.hdb
│ │ ├── dc1.(5).cnf.cdb
│ │ ├── dc1.(5).cnf.hdb
│ │ ├── dc1.(6).cnf.cdb
│ │ ├── dc1.(6).cnf.hdb
│ │ ├── dc1.(7).cnf.cdb
│ │ ├── dc1.(7).cnf.hdb
│ │ ├── dc1.(8).cnf.cdb
│ │ ├── dc1.(8).cnf.hdb
│ │ ├── dc1.(9).cnf.cdb
│ │ ├── dc1.(9).cnf.hdb
│ │ ├── dc1.asm.qmsg
│ │ ├── dc1.asm_labs.ddb
│ │ ├── dc1.cbx.xml
│ │ ├── dc1.cmp.bpm
│ │ ├── dc1.cmp.cdb
│ │ ├── dc1.cmp.ecobp
│ │ ├── dc1.cmp.hdb
│ │ ├── dc1.cmp.logdb
│ │ ├── dc1.cmp.rdb
│ │ ├── dc1.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│ │ ├── dc1.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
│ │ ├── dc1.db_info
│ │ ├── dc1.eco.cdb
│ │ ├── dc1.eds_overflow
│ │ ├── dc1.fit.qmsg
│ │ ├── dc1.fnsim.cdb
│ │ ├── dc1.fnsim.hdb
│ │ ├── dc1.fnsim.qmsg
│ │ ├── dc1.hier_info
│ │ ├── dc1.hif
│ │ ├── dc1.map.bpm
│ │ ├── dc1.map.cdb
│ │ ├── dc1.map.ecobp
│ │ ├── dc1.map.hdb
│ │ ├── dc1.map.logdb
│ │ ├── dc1.map.qmsg
│ │ ├── dc1.map_bb.cdb
│ │ ├── dc1.map_bb.hdb
│ │ ├── dc1.map_bb.hdbx
│ │ ├── dc1.map_bb.logdb
│ │ ├── dc1.pre_map.cdb
│ │ ├── dc1.pre_map.hdb
│ │ ├── dc1.psp
│ │ ├── dc1.root_partition.cmp.atm
│ │ ├── dc1.root_partition.cmp.dfp
│ │ ├── dc1.root_partition.cmp.hdbx
│ │ ├── dc1.root_partition.cmp.logdb
│ │ ├── dc1.root_partition.cmp.rcf
│ │ ├── dc1.root_partition.map.atm
│ │ ├── dc1.root_partition.map.hdbx
│ │ ├── dc1.root_partition.map.info
│ │ ├── dc1.rtlv.hdb
│ │ ├── dc1.rtlv_sg.cdb
│ │ ├── dc1.rtlv_sg_swap.cdb
│ │ ├── dc1.sgdiff.cdb
│ │ ├── dc1.sgdiff.hdb
│ │ ├── dc1.signalprobe.cdb
│ │ ├── dc1.sim.cvwf
│ │ ├── dc1.sim.hdb
│ │ ├── dc1.sim.qmsg
│ │ ├── dc1.sim.rdb
│ │ ├── dc1.simfam
│ │ ├── dc1.sld_design_entry.sci
│ │ ├── dc1.sld_design_entry_dsc.sci
│ │ ├── dc1.sta.qmsg
│ │ ├── dc1.sta.rdb
│ │ ├── dc1.sta_cmp.8_slow_1200mv_85c.tdb
│ │ ├── dc1.syn_hier_info
│ │ ├── dc1.tis_db_list.ddb
│ │ ├── dc1.tiscmp.fast_1200mv_0c.ddb
│ │ ├── dc1.tiscmp.fastest_slow_1200mv_0c.ddb
│ │ ├── dc1.tiscmp.fastest_slow_1200mv_85c.ddb
│ │ ├── dc1.tiscmp.slow_1200mv_0c.ddb
│ │ ├── dc1.tiscmp.slow_1200mv_85c.ddb
│ │ ├── dc1.tmw_info
│ │ ├── logic_util_heursitic.dat
│ │ ├── mux_96e.tdf
│ │ ├── mux_cqc.tdf
│ │ ├── mux_m6d.tdf
│ │ ├── mux_src.tdf
│ │ ├── prev_cmp_dc1.asm.qmsg
│ │ ├── prev_cmp_dc1.fit.qmsg
│ │ ├── prev_cmp_dc1.map.qmsg
│ │ ├── prev_cmp_dc1.qmsg
│ │ ├── prev_cmp_dc1.sim.qmsg
│ │ ├── prev_cmp_dc1.sta.qmsg
│ │ └── wed.wsf
│ ├── dc1.asm.rpt
│ ├── dc1.bdf
│ ├── dc1.done
│ ├── dc1.fit.rpt
│ ├── dc1.fit.smsg
│ ├── dc1.fit.summary
│ ├── dc1.flow.rpt
│ ├── dc1.map.rpt
│ ├── dc1.map.summary
│ ├── dc1.pin
│ ├── dc1.qpf
│ ├── dc1.qsf
│ ├── dc1.qws
│ ├── dc1.sim.rpt
│ ├── dc1.sof
│ ├── dc1.sta.rpt
│ ├── dc1.sta.summary
│ ├── dc1.vwf
│ ├── dcmotor1.bsf
│ ├── dcmotor1.vhd
│ ├── dcmotor2.vhd
│ ├── dcmotor3.vhd
│ ├── dcmotor4.vhd
│ ├── dcmotor4.vhd.bak
│ ├── incremental_db
│ │ ├── README
│ │ └── compiled_partitions
│ │ ├── dc1.root_partition.cmp.cdb
│ │ ├── dc1.root_partition.cmp.dfp
│ │ ├── dc1.root_partition.cmp.hdb
│ │ ├── dc1.root_partition.cmp.kpt
│ │ ├── dc1.root_partition.cmp.logdb
│ │ ├── dc1.root_partition.cmp.rcfdb
│ │ ├── dc1.root_partition.cmp.re.rcfdb
│ │ ├── dc1.root_partition.map.cdb
│ │ ├── dc1.root_partition.map.dpi
│ │ ├── dc1.root_partition.map.hdb
│ │ └── dc1.root_partition.map.kpt
│ ├── key_check.vhd
│ ├── key_check.vhd.bak
│ ├── mux1.vhd
│ ├── rate.vhd
│ └── xianshi.vhd
└── 新建 Microsoft Word 文档.docx
4 directories, 146 files
- 2021-08-17 00:31:15下载
- 积分：1
-
AR参数模型功率谱估计仿真程序
AR参数模型功率谱估计仿真，使用matlab编写的代码，用于数字信号处理
- 2020-12-04下载
- 积分：1
