使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用
于 2020-12-03 发布
0 154
下载积分: 1
下载次数: 2
代码说明:
使用verilog以及VHDL编写的将串口数据转换为32位并口数据,作为FPGA和DSP接口使用
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论