登录
首页 » Others » Verilog HDL 浮点数除法器设计

Verilog HDL 浮点数除法器设计

于 2020-12-03 发布
0 168
下载积分: 1 下载次数: 1

代码说明:

浮点数的除法器设计,资料真的非常好,我做除法器的时候就是参考这本书的

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog的ds18b20代码
    ds18b20的verilog代码,已经通过了测试,所用的板子是21EDA
    2020-12-02下载
    积分:1
  • AD元件库常用封装
    altium designer 常用元件库,含有单片机8051.IntLib,AD转换.lib,CMOS系列.Lib,数码管光耦.SCHLIB,单片机及相关.SCHLIB,TTL74系列IC.SCHLIB,IC.SCHLIB,场效应管.LIB,可控硅.Lib,LM317-337封装.PcbLib,开关.PcbLib,数码管.PcbLib,液晶显示器.PcbLib,继电器.PcbLib,阻容.PcbLib,集成块.PcbLib,常用元件封裝庫(pcb).PCBLIB,变压器.PcbLib,4位共阳极数码管.SchLib,J继电器.SchLib,LCD显示.SchLib,OP光耦.SchLib,O
    2021-05-07下载
    积分:1
  • ELM 学习资料(详细)
    【实例简介】极限学习机是一种很好的分类器,对两类和多类均可。参数自设。
    2021-11-16 00:37:43下载
    积分:1
  • 微信判断浏览器自动弹出遮罩层代码
    项目中用到过的自动判断是否是微信浏览器,然后弹出遮罩层,使用很方便
    2020-12-07下载
    积分:1
  • C#接收串口扫描枪数据
    用于C#winform开发,接收串口扫描枪的数据读取,以及其它串口设备的设置
    2020-12-09下载
    积分:1
  • 递推极大似然参数辨识法
    递推极大似然参数辨识法MATLAB程序clear all%清理工作间变量close all%关闭所有图形clc%清屏%%%% M序列、噪声信号产生%%%%L=1200;%四位移位积存器产生的M序列的周期y1=1;y2=1;y3=1;y4=0;%四个移位积存器的输出初始值for i=1:L; x1=xor(y3,y4);%第一个移位积存器的输入信号 x2=y1;%第二个移位积存器的输入信号 x3=y2;%第三个移位积存器的输入信号 x4=y3;%第四个移位积存器的输入信号 y(i)=y4;%第四个移位积存器的输出信号,幅值"0"和"1"
    2020-12-02下载
    积分:1
  • Matlab GUI 详细教
    要想学习GUI,这绝对是一个极好的教程,里面的内容非常详细,有简单的也有复杂的,想入门可以,想深学也可以,总之觉得不错的教程!
    2020-12-01下载
    积分:1
  • ntko 火狐浏览器插件
    NTKO 火狐浏览器插件,在线文档编辑插件,很好用的哦。
    2020-12-06下载
    积分:1
  • 数字电路参考实验项目
    【实例简介】数字电路参考实验项目,包括:数电触发器、计数、门电路、数据选择、选择
    2021-06-07 00:31:34下载
    积分:1
  • 16qam调制识别matlab
    整套16QAM调制识别matlab源代码,包括调制识别,加噪声,以及体统整体效果图展示
    2020-12-07下载
    积分:1
  • 696518资源总数
  • 104269会员总数
  • 42今日下载