登录
首页 » Others » STM32读取MPU6050官方DMP库

STM32读取MPU6050官方DMP库

于 2020-12-01 发布
0 178
下载积分: 1 下载次数: 1

代码说明:

STM32读取MPU6050官方DMP库读取角度,角速度,加速度

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • stm32多路超声波模块测距(多路定时器输入捕获)
    stm32RCT6多路超声波模块测距(多路定时器输入捕获),效果很好几年前传不需要50个字描述,现在为了把系统自动设置的9积分下载改为5积分,就多打了这些字。
    2020-12-01下载
    积分:1
  • 采用CFR(波峰因子消除)技术的数字调制(配合数字预失真DPD).rar
    【实例简介】采用CFR(波峰因子消除)技术的数字调制 DIGITAL MODULATORS WITH CREST FACTOR REDUCTION TECHNIQUES
    2021-11-30 00:37:39下载
    积分:1
  • ofdm信道估计的MSE性能比较,阐述了几种经典算法仿真性能的对比
    信道估计的MSE性能比较,阐述了几种经典算法仿真性能的对比
    2020-12-04下载
    积分:1
  • Bayesian data analysis by Andrew gelmann.pdf
    【实例简介】贝叶斯数据分析书籍,Andrew Glemann
    2021-05-18 10:33:17下载
    积分:1
  • 遗传算法实现MIMO雷达的波形设计
    遗传算法采用轮盘赌选择,双点交叉算法,实现MIMO正交波形设计。
    2021-05-06下载
    积分:1
  • VC6中使用MFC自动化Excel数据写入和图表绘制
    在VC6.0中使用MFC实现Excel自动化:写入数据绘制图表环境说明: Windows XP VC++ 6.0 Excel 2003详细过程: http://zhangliancheng.com
    2020-12-04下载
    积分:1
  • xilinx FPGA 的PCIE设计
    xilinx FPGA 的PCIE设计,很好的取理解PCIE的IP核的使用
    2020-11-27下载
    积分:1
  • 操作系统课设计报告-多用户文件系统的模拟
    操作系统课程设计报告-多用户文件系统的模拟,本报告中的文件系统是多用户多级目录的文件系统。实验中定义用户的上限为5个,目录结构采用多级目录结构。资源内含详细的文档说明和源代码
    2020-12-02下载
    积分:1
  • 基于联盟博弈的协作感知模型的融合算法和matlab
    此算法和程序是用来求解认知无线电协作感知的协作模型的。这种协作模型是通过联盟博弈得到的。上传的程序则通过matlab编程和仿真,实现了通过联盟博弈求解协作模型的融合算法。
    2020-12-04下载
    积分:1
  • cpu设计实例-verilog
    cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形
    2020-11-30下载
    积分:1
  • 696518资源总数
  • 104269会员总数
  • 31今日下载