登录
首页 » Others » Debugging With GDB中文版

Debugging With GDB中文版

于 2020-11-28 发布
0 143
下载积分: 1 下载次数: 1

代码说明:

中文翻译This file documents the GNU debugger GDB.This is the Tenth Edition, of Debugging with GDB: the GNU Source-Level Debugger for GDB (GDB) Version 8.1.90.20180814-git.Copyright © 1988-2018 Free Software Foundation, Inc.Permission is granted to copy, distribute and/or modify this document unde

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 黑客攻防:实战加密与解密.pdf
    黑客攻防:实战加密与解密.pdf
    2020-12-04下载
    积分:1
  • opencv 红绿灯识别 运动物体识别
    红绿灯识别 opencv 运动物体识别
    2020-12-05下载
    积分:1
  • 机械臂避障路径规划仿真 蚁群算法 三维路径规划.zip
    【实例简介】本压缩包包含蚁群算法对三维空间进行路径规划,用于机械臂的避障路径规划,通过对三维空间进行栅格划分,确定可视区域,使用蚁群算法规划出避障路线。
    2021-11-24 00:45:01下载
    积分:1
  • 赛灵思FPGA设计高级技巧篇--华为内部资料.pdf
    【实例简介】任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升。 目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出发也要求我们尽可能在比较小的器件里完成比较多的功能。 本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解。
    2021-11-30 00:52:22下载
    积分:1
  • 基于MATLAB的最优化算法代码和实验报告.rar
    【实例简介】这是我以前最优化课的实验报告,希望对大家有所帮助。 用MATLAB求解无约束的问题,主要有最速下降法,牛顿法,共轭梯度法,变尺度法(DFP和BFGS法),非线性最小二乘法。 用MATLAB求解有约束的问题,主要是外惩罚函数和广义乘子法。 以及一些对具体问题的分析,MATLAB的代码在文档里都有。
    2021-12-01 00:44:57下载
    积分:1
  • LabVIEW静态和动态调用子VI经典示例.rar
    【实例简介】演示了如何静态调用和动态调用子VI,子VI可以并行运行或者阻塞调用程序的运行。代码非常清晰,可以直接使用。
    2021-11-30 00:34:28下载
    积分:1
  • 北京市2004年村界shp矢量图
    2004年制作的北京市行政区域精确到村级的矢量图
    2020-12-03下载
    积分:1
  • tensorflow-resnet-master.zip
    tensorflow-resnet-master.zip非常高的准确率,非常好的神经网络
    2020-12-09下载
    积分:1
  • bpsk qpsk 16qam 64qam调制解调 包括误码率曲线,眼图和星座图
    bpsk qpsk 16qam 64qam频带上的调制解调信号包括误码率曲线,眼图和星座图
    2020-11-28下载
    积分:1
  • EDA四人抢答器Verilog
    ① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。⑤ 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。
    2020-12-04下载
    积分:1
  • 696518资源总数
  • 104349会员总数
  • 32今日下载