登录
首页 » Others » 人工蜂群算法matlab程序

人工蜂群算法matlab程序

于 2020-06-18 发布
0 155
下载积分: 1 下载次数: 5

代码说明:

人工蜂群算法是模仿蜜蜂行为提出的一种优化方法,是集群智能思想的一个具体应用,它的主要特点是不需要了解问题的特殊信息,只需要对问题进行优劣的比较,通过各人工蜂个体的局部寻优行为,最终在群体中使全局最优值突现出来,有着较快的收敛速度。为了解决多变量函数优化问题,Karaboga提出了人工蜂群算法ABC模型(artificial bee colony algorithm)。本资源是人工蜂群算法的matlab代码,方便大家下载使用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • MELP 2.4标准
    语音编码MELp 2.4K的标准。搞melp的可以看看挺详细的
    2020-12-08下载
    积分:1
  • 32位CRC FPGA Verilog并行算法
    32位CRC FPGA Verilog并行算法,本人亲测,用于网络报文CRC校验项目。
    2020-12-06下载
    积分:1
  • 线性回归分析基础
    线性回归分析基础 吴晓刚 主编【美】威廉.D.贝里(William D.Berry)等著很好介绍分析线性回归的概念
    2020-12-01下载
    积分:1
  • 网络调试助手---开发环境:VC++6.0 基于对话框的MFC
    开发环境:VC++6.0 基于对话框的MFC编程 ;功能:【一】,TCP Server;【二】,TCP Client;【三】,UDP三者合一;,TCP Server可以同时连接十个客户端,并且可以同时给所连接的客户端同时发送信息;,三者都可以循环发送信息,循环时间自己可以设定;,三者都可以使用外界数据源;,三者都可以将接收到的文本直接转存到TXT文件里边;,三者都有计数功能。 说明,本程序为个人兴趣所写,TCP Server,TCP Client,UDP,基本功能还是可以实现的,但是本程序还有许多不足之处,希望大家多多包容,多多批评指点(PS:切记请带着审视的目光
    2020-12-02下载
    积分:1
  • stm32-sx1278-lora驱动
    stm32-sx1278-lora驱动程序,Mdk5直接编译,工程文件,亲测可用。2个模块,2个单片机,烧录同样程序即可互相收发(会通过串口1打印接收到的数据)
    2020-12-02下载
    积分:1
  • NPOI教pdf
    【实例简介】NPOI(开源的.NET读写Excel、WORD等文档的类库)的使用教程,从作者博客的网友整理出来的,为方便所有NPOI的使用者特制作成PDF文档。
    2021-11-14 00:33:39下载
    积分:1
  • 基于stm32的太阳能项目
    这是一个用stm32实现玉成控制家用太阳能或者是工业太阳能的远程控制器,使用了AD转换、看门狗、flash的读写,TCP/IP协议等。
    2020-11-02下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • matlab写的短路计算
    matlab编写的电力系统短路计算程序,可供电气专业课程设计使用
    2021-05-07下载
    积分:1
  • 毕业论文,语音控制小车,毕业设计
    毕业论文,语音控制小车,毕业设计花钱买的毕业论文,语音控制小车,毕业设计
    2020-12-10下载
    积分:1
  • 696518资源总数
  • 104226会员总数
  • 29今日下载