matlab 实现线性调频信号以及分析处理
里面有关于实现matlab的算法以及分析处理山国科技记文在线分布的时频平面作直线积分投影的变换,统称对信号作变换在分布的时频平面里惯用轴的截距和斜率为参数表小直线。因此,当需要沿作直线积分时,可将积分路径(直线)的参数(u,a)替换成()日两对参数之间的关系为:m=-cot,w=! sina。若求信号的变换,并以参数表示积分路径,则有:D.a=PQ线w, (t, wB u-u du∫r(,n)ma(w-mn-m)nh∫m(,w[一(m+motcw lt, wo +mt dt/sinaWo=u/sina上式表明,若是参数为和的信号,则积分值最大;而当参数偏离与或时,积分值迅速减小,即对‘定的信号,其变换会在对应的参数处呈现尖峰。我们自然会想到:多分量的信号的特性在平面里更加突出。即表现为各个尖峰,因而更有利于区别交叉项和噪声。利用变换一定能够获得更好的性能。作为时频分析方法之一,分数阶傅里叶变换ˉ与分布()变换()分别有着一定的数学关系,借助它们的联系,可进一步说明分数阶傅里叶变换的物理意义。信号的分布函数的定义为t+=xtde作为能量型时频表示满足许多期望的数学性质,这里给出其边缘特性X tt wdvXw=wtwat对WD旋转C角度,即对分布实施变换,其结果是RWIW=∫f山国技记文在线而信号的阶分薮阶傅里叶变换X。t的就是将信号的旋转c角度,即对于分数阶傅里叶变换只有旋转不变性,所以有X u= wtP可以看出,对时间轴与频率轴的积分分别是信号在时刻的瞬时功率和信号在频率的谱密度,而信号的对与时间成c角度的轴的积分投影对应着角度为a的分数阶傅里叶变换的幅度平方,这进步从能量的角度说明分数阶傅里叶变换作为广义傅里叶变换的含义。正弦信号在时频平面是一条平行于时间轴的直线,即它的频率不随时间变化,可视为旋转角度为°的完全时间域表示;冲击朕数在时频平面是一条平行于频率轴的直线可视为旋转角度为°的完全频率域表示;信号在时频平面是一条斜率为调频率的直线,当该信号的某一角度的分数阶傅里叶变换与其调频率一致时,在无限长度的理想情况下,表现为幅度为无穷大的冲击,在信号长度有限的情况下,其分数阶傅里卟变换呈现极大值这就是信号在分数阶傅里叶变换域的特点。离散 Chirp fourier变换是最近提出的一种有效的线性调频信号检测技术,它 Fourier变换的一种推广形式,可同时匹配 chirp信号的中心频率和调频率。本文利用修正离散Chirp- Fourie交换( MDCFT)实现干扰信号的检测和参数估计,从而实现对干扰的自适应抑制。分析和仿真表明,该方法可对FM干扰有着极好的抑制效果;同时,由于 Chirp- Fourie变换是维的线性变换,可借助快速傅里叶变换(FFT〕实现,与基于WVD的算法相比,不仅避免了交叉项十扰,而且降低了计算的复杂度,其实现更为简使3.基于Mat1ab的上机仿真过程及结果分析3.1对单分量信号的仿真及结果分析():输入解析信号为x()=eb的分布:40,图单分量信号的分布山国科技论文在线在上述解析信号中加入噪声后,用分布分析其性能图加入噪声的单分量信号的分布由图可以看出实际结果与前面的理论推导致。在实际应用中,信号长度总是有限长的,此时分布呈背鳍状。由图可以得到变换对噪声不太敏感,时频变换后信噪比较高。但当干扰的幅度大到一定程度时,变换的结果会严重变差,甚至分析不出结果。():前两个图是输入解析信号为x(t)=em的变换,后两个图是在这个解析信号中加入噪声以后用变换对其进行的分析:400C501m01501020100150图单分量信号的变换由理论分析可知,当旋转角度与线性调频信号的斜率相這应时,变换将出现一个峰值。这个分析在图中得到了证实。():图前两个图是输入解析信号为x()=e的分数阶傅里叶变换,后两个图是在山国科技论文在线这个解析信号中加入噪声以后用分数阶傅甲叶变换对其进行的分析:分数阶傅甲叶变换变换与变换的紧密联系在图和图的仿真中也可以得到证实HOD50图单分量信号的分数阶傅里叶变换():图的前两个图是输入中心频率是,调频率是的单分量线性调频信号后的Chirp- Fourier变换,后两个图是在这个信号中加入噪声以后用 Chirp-Fourier变换对其进行的分析。通过这个仿真,还将证明一个重要性质: Chirp- Fourier变换可同时匹配线性调频信号的中心频率和调频率的82a图单分量信号的 Chirp fourier变换比较结论:从以上几个仿真图形可以看出,对单分量的信号而言,上述几个变换山国科技论文在线都有非常好的时频聚集性,特别是分布与理论结果完仝一致。在抗噪声方面,对比几个图可知,变换和 Chirp- Fourier变换要比分布和分数阶傅里叶变换吏好。而对于分数阶傅里叶变换和分布,分数阶傅里叶变换的抗噪声性能要好3.2对多分量信号的仿真及结果分析个多分量的线性调频信号的D15020心Dm图多分量信号的一个多分量的线性调频信号的变换50.540多分量信号的变换山国科技论文在线个多分量的线性调频信号的分数阶傅甲叶变换:图多分量信号的分数阶傅里叶变换个多分量的线性调频信号(含两个分量,中心频率和调频率分别为k=)的 Chirp- Fourier变换50299,Q图多分量信号的 Chirp-fourier变换比较结论:从以上四个图可以看出,对于多分量信号,分布由于存在交叉项,时频面模糊不清,而其他三种变换则可以检测到两个信号。从图中还可以看到,Chirp- Fourier变换的效果是最好的。而且我们从图中还可以清楚地看到线性调频信号的中心频率和调频率。4LFM信号的应用线性词频)信号广泛地应用于雷达、声纳和通信等信息系统中。在这类系统中,信号的检测与参数估计是个重要的研究课题,受到特别的关注。下面给出一个基于FRT的MTD雷达信号处理过程的防真实例。假设有一个运动目标,回波信号为Stjn∫t-jwt+nt,其中nt为杂波信号,信号参数为nt是均值为零,方差为的高斯白噪声,信噪比为,观测时间为,采样频率为采样点数为N采用分数阶域的扫描上算法对该冋波信号作计算机仿真,仿真结果如图所从图中可以清楚看到一个LFM信号的存在,而闬目标的峰值非常突出,受杂波的影响相对较小。因此采用FRT的MTD雷达的抗干扰能力较强。另外由于日标的特征非常明显,可以通过适当提高杂波门限的方法来减小虚警概率山国科技论文在线图基于ⅣRFT的MTD雷达信号处理过程的防真5结束语非平稳信号是现代信号处理的主要研究对象之一,对其有很多种理论分析方法。本文介绍的分布,变换,分数阶傅里叶变换,变换是其中比较常用和重要的几种。本文对这几种变换做了初步的介绍,进而对它们进行了一些比较这有助于进一步了解各种变换的性能和作信号分析时选择合适的变换。时频分布之所以受到很多研究人员和信号处理领域的工程人员的重视,是因为它有很多传统傅立叶变换所不具备的性质。由时频分析的定义可知时频表示能给出信号在时域和频域的信息。经过儿年的发展,时频分析理论趋于成熟,并遂渐在实际应用中崭露头角,近年来已在实际的非平稳信号处理中获得了十分广泛的应用。如:信号检测与分类,吋频域滤波,信号综合,系统辩识和谱估计等。在的期刊和国际会议上发表的与采用时频工具处理非平稳干扰有关的论文及研究报告共有余篇,其中以美国大学教授的成果最为显著。时频分析是一个前景很广阔的研究方向,虽然取得了一定的成就,但理论体系尚不十分完备,需要进一步的发展。参考文献[1ˉ张贤达,保铮《非平稳信号分析与处理》[M1998年9月第1版国防工业出版社[2ˉ沈民奋,孙丽莎《现代随机信号与系统分析》M年月第版科学出版社[3丁凤芹,曹家麟《基丁分数阶傅里叶变换的多分量 Chirp信号的检测与参数估计》《语音技术》2004年第1期[4_孙泓波,郭欣,顾红,苏上民,刘国岁《修正 Chirp- Flourier变换及其在SAR运动目标检测中的应用》《电子学报》2003年第1期山国技记文在线[5董永强,陶然,思永,王越《基丁分数阶傅里叶变换的SAR运动目标检测与成像》《兵工学报》1999年第2期L6_陶然,齐林,王越《分数阶 Fourier变奂的原理与应用》LM」2004年8月第1版清华大学出版社[7董永强,陶然,周思永,王越《含未知参数的多分量 chirp信号的分数阶傅里叶分析》《北京理工大学学报》1999年第5期[8ˉ陈辉,王永良《利用离散 Chirp- Flourier变换技术估计调频信号参数》《空军雷达学院学报》2001年第1期[9ˉ齐林,穆晓敏,朱春华《系统中基于 Chirp- Fourier变换的扫频干扰抑制算》《电讯技术》年第期[10]李勇,徐震等《 MATLAB辅助现代工程数字信号处理》[M2002年10月鷥1版西安电子科技人学出版社「111胡昌华,周淘,夏启兵,张伟《基于 MATLAB的系统分析与设计—时频分析》「M12001年7月第1[2]干小宁,许家栋《离散调频-傅里叶变换及其作雷达成像中的应用》《系统工稈与电子技术》2002年第3期
- 2020-12-02下载
- 积分：1
Vivado约束指导手册
Vivado约束指导手册输入端口到输出端口路径在从输入端口直接到输出端口的路径上,数据:不需要在器件内部锁存(atch),直接从输入端口到输出端口。他们通常被称为ln-to-out数据路径端口时钟可以是虚拟时钟也可以是设计时钟路径举例图3-1描述了上面所有的路径,在此例图中,设计时钟CLKo可被用作端口时钟,这样既可以约束D|N延时也可以约束DOUT延时FPGA DEVICEBoardDeviceInternal Delay REGAData Path DelayREGB Internal DelayBoardDINi DOUT Device○A4InpOutputDelayBUFGPort ClockCLKOPort clockIn-2-out Data PathFigure 3-1: Path Example时钟路径部分每一个时钟路径由三个部分组成:源时钟路径数据路径目标时钟路径源时钟路径源时钟路径是由源时钟从它的源点(典型的是输入端口)到发送时序单元的时钟引脚之间的路径。对于从输入端口起始的时序路径来说,就不存在源时钟路径数据路径对内部电路,数据路径是发送时序单元和捕捉时序单元之间的路径发送时序单元的有效时钟管脚称为路径起始点捕捉时序单元的数据输入管脚称为路径结束点对于输入端口路径,数据路径起始于输入端口。输入端口是路径的起始点对于输出端口路径,数据路径结朿语输岀端口。输岀端口是路径的结束点。目标时钟路径目标时钟路径是由目标时钟从其源点(典型的是输入端口)到捕捉时序单元的时钟管脚之间的路径。对于结束于输出端口的时序路径,就没有目标时钟路径图3-2显示了3段典型的时序路径REGAData PathREGBEndpointSource Clock PathStartpointDestination Clock PathFigure 3-2: Typical Timing PathSetup和Hold分析vⅳ ado ide分析时序并且在时序路径终点时候报告时序裕量。时序裕量是指在时序路径终点数据要求时间和抵达时间的差异。如果裕量为正,从时序的角度考虑此路径是有效的。Setup检查为了计算数据所需的 setup时间,时序引擎:1.决定源时钟和目的时钟之间的普通周期。如果没有被发现,为分析考虑多达1000个时钟周期。2.检查覆盖普通周期上的起始点和终点所有上升和下降沿。3.在任何两个有效 active沿之间的最小正差值dela。这个deta被称为 setup分析的时序路径要求Setup路径要求示例假象2个寄存器之间的一条路径,这些寄存器由其相应时钟上升沿触发。这条路径有效的时钟沿只有上升沿。时钟定义如下:.clko周期6nsck1周期4nsCommon periodclko launch edgesSetup(1)Setup(2)clk1 capture edgesOns 2ns 4nss 8n5 10ns 12nsFigure 3-3: Setup Path Requirement Example图33显示有2个单独的源和目的时钟沿有资格受到 setup分析: setup(1和 setup(2):源时钟发送沿时间:0ns+1*T(ck0)=6ns目的时钟抓取沿时间:0ns+2*(ck1)=8nsSetup Path Requirement=抓取沿时间-发送沿时间=2ns在计算路径要求时候,需要考虑2个重要的点:1.时钟沿是理想的,那就是说,时钟树插入延迟不在考虑之内2.默认时钟在0时间点是 phase-aligned,除非他们的波形定义引进了 phase-shit。异步时钟相位关系未知。时序引擎在分析其间路径时候会考虑默认值。关于异步时钟的更多内容看下部分Setup分析数据要求时间Setup分析数据要求时间是指为了让目的单元能安全的采样数据,数据必须在这个时间点之前稳定。这个值基于:目的时钟采样沿时间.目地时钟延时源时钟和目的时钟的不确定性目的单元 setup时间Setup分析的数据抵达时间Setup分析的数据抵达时间,是指由源时钟发送的数据在路径终点的稳定时候所需要的时间。它的值基于:源时钟发送沿时间源时钟延时数据路径延时数据路径延时包括所有从起点到终点的单元(cel)和线(ne延时。在时序报告中, Vivado将 setup时序考虑为数据路径的一部分。相应的,数据到达和要求时间的公式为:Data Required Time (setup)= destination clock capture edge time+destination clock path delayclock uncertaintyData Arrival Time(setup)= source clock launch edge timesource clock path delay+ datapath delaysetup timeSetup裕量是指要求时间和实际抵达时间的差值:Slack (setup)= Data Required Time -Data Arrival Time在输入数据引脚寄存器上 Setup裕量为负值,说明寄存器有可能锁存到未知的值跳转到错误状态Hod检查Hod裕量的计算与 setup裕量计算直接相关。当 setup分析证明了在最悲观的情况下数据可以被安全捕捉,hold分析确保了:同样的数据不可能被前面目地时钟沿错误的抓取下一个源时钟沿发送的数据不能被用来分析 setup的目的数据沿抓取因此,为了找到hold分析的时序路径,时序引擎考虑了所有为 setup分析的源和目的时钟沿结合的可能。对每一种可能的组合,时序引擎:检查发送沿和减去一个目的时钟周期的抓取沿之间的差值.检查了加上一个源时钟周期的发送沿和抓取沿之间的差值.只保留时间差值最大的发送沿和抓取沿hold路径要求示例采用page33中 setup路径要求示例中的时钟。对于 setup分析那仅有2个可能的时钟沿组合:Setup Path Requirement (S1)=1*T(clk1)-0*T(clk0)= 4nsSetup Path Requirement (S2)=2*T(clk1)-1*T(clk0)=2ns那么相应的hod要求如下:For setup s1:Hold path Requirement (Hla)-(1*T(clk1)-1*T(clk1))-0*T(clko)=onsHold Path Requirement (Hlb)=1*T(clkl)-(0*T(clk0)+I*T(clko))=-2nsFor setup $2:Hold Path Requirement (H2a)=(2*T(clk1)-1*T(clk1))-1*T(clko)2nsHold path Requirement(H2b)=2*T(clk1)-(1*T(clk0)+1*T(clk0))=-4ns从上面可以看出最大的要求时间是Ons,这正好与源时钟和目的时钟第一次上升沿相吻合。Hold路径要求示例,page36显示了 setup检查沿和他们相关的hold检查。cIko launch edgesHla S1 H1b/H2a522bclk1 capture edgesOns 2ns 4ns 6ns 8ns 10ns 12nsFigure 3-4: Hold Path Requirement Example此例中,最终的hod要求时间不是来源于最紧的 setup要求。这是因为所有可能的 setup沿都会被考虑在内,是为了找到最又挑战性的hod要求。正如在 setup分析中,数据要求时间和数据抵达时间是基于以下条件计算的:源时钟发送沿时间.目的时钟抓取沿时间源和目的时钟延时时钟不确定性数据延时.目的寄存器hod时间Data Required Time (hold)= destination clock capture edge timedestination clock path delayclock uncertaintyData Arrival Time (hold)= source clock launch edge timesource clock path delaydatapath delayhold timeHod裕量是要求时间和抵达时间的差值Slack (hold)= Data Arrival Time Data Required Time正的时序裕量意味着即使在最悲观的情况下数据也不会被错误的时钟沿抓取。而负的hold裕量说明抓取的数据错误,而且寄存器可能进入不稳定状态。矫正( recovery和移除( removal分析矫正和移除时序检查与 setup和hold检查相似,区别就是它们应用于异步数据管脚例如set或者clear o对于异步复位的寄存器.矫正时间是异步 reset信号为了锁定新数据已经切换到它的无效状态之后,到下一个有效时钟沿之间的最小时间。移除时间是在异步复位信号安全切换到其无效状态之前,到第一个有效时钟沿之后的最小时间。下面的等式描述了这两种分析的sack是如何计算的Recovery check下面的等式描述了下面如何计算:Data Required Time (recovery ) =destination clock edge start time+ destination clock path delayclock uncertaintyData Arrival Time (recovery )= source clock edge start timesource clock path delaydatapath delayrecovery timeSlack (recovery)= Data Required Time Data Arrival TimeRemoval checkData Required Time (removal)= destination clock edge start timedestination clock path delayclock uncertaintyData Arrival Time (removal)= source clock edge start timesource clock path delay+ datapath delayremoval timeSlack (removal)= Data Arrival Time -Data Required Time正如 setup和hold检査,一个负的 recovery裕量和 remova裕量说明寄存器可能进入亚稳态,并且将未知的电子层带入设计中。定义时钟时钟数字设计中,时钟提供了从寄存器到寄存器之间可靠的传输数据的时间参考。 Vivado ide时序引擎用时钟特征来:计算时钟路径要求以裕量计算的方式报告设计时序裕量更多信息,参考时序分析这章为了得到最精确的最大的时序路径覆盖,时钟必须合理的定义。可以用下面的特征定义时钟:源时钟是指定义在时钟驱动引脚或者时钟树跟端口的时钟时钟沿可以由周期和波形特性的组合描述周期是ns级的,与描述的波形的时间周期相匹配.时钟波形是在时钟周期里,在数ns内时钟上升沿和下降沿绝对时间的列表列表必须包含偶数个值。第一个值一般与第一个上升沿吻合,除非另外指定,默认的时钟占空比是50%相位是ns。如图4-1所示,ck0周期10ns,占空比50%,相位0ns。Ck1周期8ns,占空比75%,相位2ns。CIkO: period 10, waveform =10 5]CIk1: period =8, waveform=2850%50%ClaOns5ns10ns15ns25%75%clkbOns 2ns8ns 10ns16nsFigure 4-1: Clock Waveforms Example传播【 propagated clock)时钟周期和波形特征体现了时钟的理想特征。当时钟进入FPGA器件并且经过时钟树传播时候,时钟沿会有延时而且会随着噪声和硬件特性而改变。这些特点被称为时钟网络延时( latency)和时钟不确定{ uncertainty)时钟不确定性包含下面内容:clock jitterphase error任何额外指定的不确定Vivado会默认的将时钟作为传播时钟,这意味着,这是非理想的时钟。这么做是为了提供包含时钟树插入延时和不确定性的裕量的值。特定硬件资源
- 2021-05-06下载
- 积分：1
