一个具有同步置，异步清零的D触发器Verilog作业
于 2020-06-27 发布
文件大小:47KB
0 220
下载积分: 1
下载次数: 3
代码说明：
设计一个具有同步置1，异步清零的D触发器。 设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset. Design a counter like 74LS160.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
