网站首页

sy4

于 2018-07-12 发布文件大小:51KB

 0  173

下载积分: 1 下载次数: 0

我要下载

代码说明：

本程序实现了带时分秒的数字时钟设计，并能在实物接线上验证，取得了优秀的实验成绩！(This program realizes the design of the digital clock with time and seconds, and it can be verified on the physical wiring, and has achieved excellent experimental results.)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sy4
本程序实现了带时分秒的数字时钟设计，并能在实物接线上验证，取得了优秀的实验成绩！(This program realizes the design of the digital clock with time and seconds, and it can be verified on the physical wiring, and has achieved excellent experimental results.)

2018-07-12 12:09:12下载

积分：1
Verilog实现异步fifo fifo_async
Verilog实现异步fifo，已经验证成功，需要的请自取(Verilog implements asynchronous fifo)

2020-06-25 06:00:02下载

积分：1
ads8688 fpga 驱动 Verilog语言
ads8688 fpga驱动，Verilog语言，带tb方针代码(Ads8688 fpga driver, Verilog language, with TB policy code)

2021-04-03 16:19:05下载

积分：1
Others
electronics of embedded system

2018-03-12 03:53:05下载

积分：1
FPGA代码调试故障记录
FPGA代码调试故障，辛苦积累，值得下载。强烈推荐。(FPGA code debugging failure, hard accumulation, it is worth downloading. Strongly recommended.)

2018-08-01 14:33:44下载

积分：1
M5_Count
M5计时器,可拓展用于数码管显示，以及课程设计中提供分块代码的实现思路(M5 timer can be extended for digital tube display, and the realization of block code in course design)

2018-07-09 01:03:29下载

积分：1
32_ov5640_ethernet
说明：可实现ALTERA平台下的FPGA视频信息采集。可做图像处理、视频监控、视频信息抓取等硬件平台处理功能(It can realize FPGA video information collection under the ALTERA platform. Can do image processing, video surveillance, video information capture and other hardware platform processing functions)

2020-12-16 12:08:17下载

积分：1
MIPI_DSI_Tx
说明： MIPI DSI Tx verilog / vhdl core

2019-07-04 19:40:40下载

积分：1
fifo_async
说明： Verilog实现异步fifo，已经验证成功，需要的请自取(Verilog implements asynchronous fifo)

2020-06-25 06:00:02下载

积分：1
ads8688
说明： ads8688 fpga驱动，Verilog语言，带tb方针代码(Ads8688 fpga driver, Verilog language, with TB policy code)

2021-04-03 16:19:05下载

积分：1

696518资源总数
104269会员总数
31今日下载

sy4

0 个回复

热门标签

热门下载