divid5_VERILOG
于 2009-03-30 发布
文件大小:1KB
0 48
下载积分: 1
下载次数: 5
代码说明：
VERILOG实现无分频时钟，包括测试文件，经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
