登录
首页 » Verilog » dr6—ise-F

dr6—ise-F

于 2017-10-11 发布 文件大小:331KB
0 59
下载积分: 1 下载次数: 1

代码说明:

  用FPGA开发板的按键作为电子表的时间初值设置控制信号,数码管当前时间值输出。用按键选择分别输出:分、秒、1/10秒。(With FPGA development board button, as the time value of the electronic table, set the control signal, digital tube current time value output. Select output by buttons: minutes, seconds, and 1/10 seconds.)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104305会员总数
  • 11今日下载