ISE
于 2015-12-11 发布
文件大小:233KB
0 50
下载积分: 1
下载次数: 1
代码说明：
设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
