add_verilog
于 2014-05-14 发布
文件大小:1KB
0 64
下载积分: 1
下载次数: 3
代码说明：
2位全加器，实现全加器的功能，有近位的加法，输出也有近位，还有testbench,进行验证，验证通过(Two full adders, to achieve full adder function, nearly bit adder, there are nearly bit output)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
