multiply_8_VHDL
于 2014-04-11 发布
文件大小:3KB
0 75
下载积分: 1
下载次数: 3
代码说明：
由8 位加法器构成的以时序方式设计的8 位乘法器，采用逐项移位相加的方 法来实现相乘的VHDL程序代码。包含几个小模块和一个顶层设计文件，运行可用。(an 8 bit multiplier combined with 8 bit adder using a design by way of timing,and it use a way of Itemized shift to implement the multiply.It include some little module and a top level design document.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
