登录
首页 » VHDL » shuzishizhong

shuzishizhong

于 2013-12-10 发布 文件大小:365KB
0 60
下载积分: 1 下载次数: 3

代码说明:

  这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104297会员总数
  • 29今日下载