Verilog16
于 2007-11-06 发布
文件大小:3KB
0 128
下载积分: 1
下载次数: 75
代码说明:
16位加法器,需要的拿去,经仿真试验成功的(16-bit adder is needed instead, after a successful simulation test)
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论