VerilogHDLshejifengpingqihe32weijishuqi
于 2007-01-14 发布
文件大小:155KB
0 67
下载积分: 1
下载次数: 41
代码说明：
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.(This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
