fadd16
于 2010-05-11 发布
文件大小:3KB
0 55
下载积分: 1
下载次数: 7
代码说明：
实验用16位全加器的VHDL代码，适合初学者学习，数电学习的好工具。 (Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
