登录

最新会员 最新下载

成为了本站VIP会员

12月25日 15:38

成为了本站VIP会员

12月25日 12:28

成为了本站VIP会员

12月25日 12:10

成为了本站VIP会员

12月24日 23:54

成为了本站VIP会员

12月24日 23:29

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言:VHDL
  2. 代码类别:汇编语言
  3. 发布时间:一周内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. Giga8b10bv10

说明:  altera发布的开源8b10b源代码,vhdl语言描述(altera released the source code open source 8b10b, vhdl language description)

0
下载
126
浏览
2021-01-22发布

2. 01_rtc_ds1302

说明:  实现基于黑金开发板的实时时钟功能,显示时分秒(Realize the real-time clock function based on black gold development board, display time, minute and second)

2
下载
110
浏览
2021-01-11发布

3. DE2_SD_Card_Audio

  FPGA开发,DE2开发板上实现,从SD卡读出MP3文件并播放,(即是开发一个简单的MP3播放器)(FPGA development, DE2 development board realize, from the SD card to read out and play MP3 files, (that is, the development of a simple MP3 player))

923
下载
138
浏览
2020-11-28发布

4. FSK

说明:  FSK VHDL FSK调制与解调VHDL程序及仿真(FSK VHDL )

0
下载
161
浏览
2020-09-03发布

5. 7SegmenAngka

说明:  asssembly ccode to turn on 7 segmen

0
下载
102
浏览
2019-12-17发布

6. EDA

  十进制计算机,实现十进制计数功能,简单可靠(vhdl)

2
下载
105
浏览
2009-12-26发布

7. ser_par

  24bitAD数据采样进行串并转换,并行输出。另包括24位DA并串转换,串行输出。(24bitAD data sampling and converted to strings, parallel output. Other notable features include 24-bit DA and string conversion, serial output.)

63
下载
109
浏览
2009-12-10发布

8. manchester_verilog

  manchester_verilog源代码(manchester_verilog source code)

4
下载
105
浏览
2008-07-11发布