登录

最新会员 最新下载

成为了本站VIP会员

12月25日 15:38

成为了本站VIP会员

12月25日 12:28

成为了本站VIP会员

12月25日 12:10

成为了本站VIP会员

12月24日 23:54

成为了本站VIP会员

12月24日 23:29

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言:Vivado
  2. 代码类别:其他
  3. 发布时间:不限
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

1. xapp1017-lvds-ddr-deserial

说明:  LVDS Source Synchronous DDR Deserialization (up to 1,600 Mb/s)(xapp1017-lvds-ddr-deserial)

0
下载
396
浏览
2021-02-05发布

2. 五子棋

说明:  基于EGO1开发板的VGA显示小游戏五子棋(This is a game for you and your friends to play in Ego1(Xilinx board) just with VGA.)

0
下载
226
浏览
2021-01-06发布

3. 组成原理实验一

说明:  实验要求,建立完整的工程,工程中包括自己编写的adder模块,adder_display模块(已在群文件中提供),testbench.v(仿真文件)文件(已在群文件中提供),lcd_module.dcp(Experimental requirements)

0
下载
143
浏览
2020-11-30发布

4. 06_pll_test

  基于Xilinx Spartan6系列的fpga的锁相环实现(Based on Xilinx Spartan6 series fpga PLL implementation)

0
下载
155
浏览
2020-09-08发布

5. 06_pll_test

说明:  基于Xilinx Spartan6系列的fpga的锁相环实现(Based on Xilinx Spartan6 series fpga PLL implementation)

0
下载
153
浏览
2020-09-08发布

6. clk_freq

  时钟分频,通用模块,可以分出任意频率时钟,FPGA Verilog(clock divider fpga verilog)

1
下载
173
浏览
2020-06-22发布

7. clk_freq

说明:  时钟分频,通用模块,可以分出任意频率时钟,FPGA Verilog(clock divider fpga verilog)

2
下载
130
浏览
2020-06-22发布

8. ctc8

  该文件能够实现Xilinx平台FPGA芯片流水灯实验,能够看到绿色的8盏灯依次点亮(This file can realize the Xilinx platform FPGA chip pipelining lamp experiment, and can see eight green lights turn on in turn.)

0
下载
159
浏览
2020-06-21发布

9. ctc8

说明:  该文件能够实现Xilinx平台FPGA芯片流水灯实验,能够看到绿色的8盏灯依次点亮(This file can realize the Xilinx platform FPGA chip pipelining lamp experiment, and can see eight green lights turn on in turn.)

1
下载
167
浏览
2020-06-21发布

10. Examples

  zcu102例子,用于嵌入式的入门。解压后用vivado打开(Zcu102 example for introducing embedded technology)

0
下载
169
浏览
2020-06-17发布

11. Examples

说明:  zcu102例子,用于嵌入式的入门。解压后用vivado打开(Zcu102 example for introducing embedded technology)

1
下载
132
浏览
2020-06-17发布

12. Xilinx_ZCU102_Evaluation_Kit-master

  Xilinx zcu102 开发板入门例子,可运行于vivado 2017.4 平台(Xilinx zcu102 development board introduction example, can run on vivado 2017.4 platform)

0
下载
137
浏览
2020-06-17发布

13. Xilinx_ZCU102_Evaluation_Kit-master

说明:  Xilinx zcu102 开发板入门例子,可运行于vivado 2017.4 平台(Xilinx zcu102 development board introduction example, can run on vivado 2017.4 platform)

2
下载
142
浏览
2020-06-17发布

14. dvb_fpga-master

说明:  DVB-S2发送程序,根据欧洲电信标准编写,信号的发送处理流程(DVB-S2 send fpga master)

22
下载
167
浏览
2020-03-23发布

15. 192529v1i3lgak3baw4b1b

说明:  FPGA 人脸识别代码(FPGA face recognition code)

8
下载
177
浏览
2020-02-14发布

16. pid-fpga-vhdl-master

  this is simple pid controller code

1
下载
140
浏览
2019-01-10发布

17. pid-fpga-vhdl-master

说明:  this is simple pid controller code

4
下载
145
浏览
2019-01-10发布

18. xlic

  用于ise和vivado的license(license for ise and vivado)

6
下载
166
浏览
2018-05-18发布

19. vivado简明教程

  vivado的入门教程,从工程创建到简单的系统搭建,以及sim仿真,都详细的以图片的形式给出,适合初学者(Vivado tutorial, from engineering creation to simple system building, and sim simulation, are detailed in the form of pictures given, suitable for beginners)

19
下载
160
浏览
2017-09-13发布