登录
首页 » VHDL » murata ads 2011 model

murata ads 2011 model

于 2023-09-10 发布 文件大小:1.88 MB
0 118
下载积分: 2 下载次数: 1

代码说明:

ADS是安捷伦科技公司的EDA软件这个库的等效电路数据使用ADS2011,后来只。(请参阅ADS2009U1有关图书馆的信息和更早版本)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • seven_persons
    自己写的7人表决器的verilog程序,实现4人以上通过则通过的功能。(Seven people to write their own voting machine verilog program to achieve four or more people pass through function.)
    2013-08-10 07:15:06下载
    积分:1
  • 数字式移相信号发生器可以产生预置频率的正弦信号,也可产生预置相位差的两路同频正弦信号,并能显示预置频率或相位差值;...
    数字式移相信号发生器可以产生预置频率的正弦信号,也可产生预置相位差的两路同频正弦信号,并能显示预置频率或相位差值;-digital phase shifting generator can produce preset frequency sinusoidal signal, Preferences may also have phase difference with the way the two-frequency sinusoidal signal, and can show that the preset frequency or phase difference value;
    2023-07-21 04:20:04下载
    积分:1
  • 电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)
    电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)-Electronic Design Competition works _ audio signal source analyzer FPGA (first prize)
    2022-05-27 13:15:23下载
    积分:1
  • uart
    it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand
    2010-04-22 20:47:55下载
    积分:1
  • FPGA-OFDM-communication-system
    说明:  基于ofdm系统的各个模块的VHDL程序,软件是用的ISE仿真的。绝对有用。(Ofdm systems based on VHDL program of each module, the software is to use the ISE simulation. Absolutely useful.)
    2011-03-18 16:58:35下载
    积分:1
  • 采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整....
    采用Verilog HDL硬件语言设计,实现基本的公用电话计费功能,设计完整.-Using Verilog HDL language hardware design, the realization of the basic public telephone billing function, design integrity.
    2022-02-25 23:14:29下载
    积分:1
  • 为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的...
    为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的某一个(或几个)参数,使这个参数按照调制信号的规律而变化。调制信号可以分别“寄生”在已调信号的振幅、频率和相位中,相应的调制就是调幅、调频和调相这三大类熟知的调制方式。 MSK信号就是调频这一大类中的一种相位连续的移频键控。其主要特点是包络恒定,带外辐射小,实现较简单,可用于移动通信中的数字传输 -see up
    2022-06-26 02:16:48下载
    积分:1
  • lm016液晶的VHDL代码
    应用背景这是lm016液晶的VHDL代码。lm016液晶显示器基本上由2行和2列组成。有2种类型接口,8)1位接口2)4位接口在这个包中给出了8位接口代码因为它很容易,但唯一的缺点是,它使用了更多的引脚数据和指令传输。关键技术此代码是 测试;FPGA开发板–xc6slx9-tqg144斯巴达6注意:液晶显示器引脚数字引脚47液晶使能引脚数字引脚50LCD RW引脚数字引脚48LCD D0引脚数字引脚51液晶D1引脚数字引脚55LCD D2引脚数字引脚56LCD D3引脚数字引脚57LCD D4引脚数字引脚58LCD D5引脚数字引脚59LCD D6引脚数字引脚61液晶D7引脚数字引脚62
    2022-03-13 00:00:48下载
    积分:1
  • 四位除法器的VHDL源程序
    四位除法器的VHDL源程序-four division of VHDL source
    2022-01-27 20:04:11下载
    积分:1
  • verilog,4、5分频器,5分频器占空比3:2
    verilog,4、5分频器,5分频器占空比3:2-Verilog, 4,5 dividers, five dividers ratio of 3:2
    2022-06-12 21:27:51下载
    积分:1
  • 696524资源总数
  • 103843会员总数
  • 49今日下载