登录
首页 » Verilog » verilog 串口多字节发送程序

verilog 串口多字节发送程序

于 2023-09-08 发布 文件大小:1.62 kB
0 42
下载积分: 2 下载次数: 1

代码说明:

verilog 串口多字节发送程序,波特率计算公式如下:cnt_baud =(1/9600bps)/(1/crystal_frq(Mhz))-1;可以发送多个字节的数据,但是字节数是固定的

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RS_5_3_CODEC
    完成RS(5,3)编码程序,运用Verilog语言。(Complete the RS (5,3) coding process, the use of Verilog language.)
    2010-05-25 21:21:34下载
    积分:1
  • VHDLcoding
    本文件时VHDL的各种编写规范,有助于开发者在平时养成好的编码习惯(This document, the various write VHDL specification, helps developers to develop good coding habits in peacetime)
    2009-11-20 11:44:58下载
    积分:1
  • 基于 FPGA 的红跟踪
    的红色检测算法作品通过检查每个像素,因为它通过该模块并决定它是否是红色。rSquared"、"gSquared"和"bSquared"是为了在使用寄存器进行分类和确定当前像素是红色的还是不基于距离公式。 如果确定该像素是红色,它突出显示为红色,并外框的坐标更新,如果它尚未包含此像素。 然而,如果该像素确定不是红色,然后有可能会发生的几宗。第一次的情况下,如果不是红是当前像素是否位于我们的边界框的边界。我们跟踪的当前和以前的外框,和如果当前像素躺在任何一种,该像素分别显示为绿色、 蓝色、 青色和紫色。如果当前像素不是对任何边界框,但在当前的边界框的区域内, 像素显示在其原始颜色。
    2022-05-31 17:34:29下载
    积分:1
  • axi_lite_user
    axi_lite_user官方样例,精简功能,适用于zynq系列axi总线(Axi_lite_user official sample, streamline function, apply to zynq series Axi bus)
    2017-07-24 16:43:22下载
    积分:1
  • simple_cpu
    初学cpu结构的很好的verilog代码的示例,适合初学者(novice cpu structure of the good verilog code examples for beginners)
    2007-03-03 01:05:16下载
    积分:1
  • Mashayan
    rebuild file in check for
    2018-01-27 16:36:35下载
    积分:1
  • 基于XILINX FPGA的OFDM通信系统基带设计
    基于XILINX FPGA的OFDM通信系统基带设计 浙江大学出版社出版 ofdm verilog HDL语言(Baseband Design of OFDM communication system based on XILINX FPGA, published by Zhejiang University press)
    2017-09-04 21:23:49下载
    积分:1
  • S04_基于ZYNQ的HLS 图像算法设计基础
    说明:  VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • wallace_multiplier
    华莱士树乘法器,运用了华莱士树状结构和布斯算法,提高了速度(The Wallace tree multiplier uses the Wallace tree structure and the Buss algorithm to increase speed)
    2020-12-26 10:29:03下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载