-
基于无源蜂鸣器和矩阵按键的电子琴系统设计
基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
- 2020-06-21 01:20:08下载
- 积分：1
-
fdivision
在quartus平台下，并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
- 2016-08-15 07:45:12下载
- 积分：1
-
fre
本设计是基于EP4CE15F17C8N和12864液晶的频率计程序(The design is based EP4CE15F17C8N and 12864 LCD frequency meter program)
- 2015-08-12 08:39:32下载
- 积分：1
-
agc_gen2
AGC(自动增益放大) Verilog代码 设计可以参考 第二部分(AGC (automatic gain control) can refer to the Verilog code design
)
- 2015-04-14 01:17:31下载
- 积分：1
-
ds190-Zynq-7000-Overview
zedboard的资料说明书，可以帮助你理解(zedboard data sheets, can help you understand)
- 2012-11-06 10:51:14下载
- 积分：1
-
uvm验证平台搭建示例
UVM就是通用验证方法学，是从OVM发展而来，由Mentor、Candence和Sysnopsys年联合推出的新一代验证方法学。UVM吸取了eRM(e验证方法学)、AVM、VMM、OVM等不同发法学的优点，以Systemverilog为基础建立了一个库向用户提供了一些可重用的类，减轻了项目间水平复用和垂直复用的工作量，同时提供了一套可靠的框架。这些代码作为示例
- 2022-07-15 20:51:32下载
- 积分：1
-
rscode
RS编码器在fpga上的实现，用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)
- 2009-06-11 21:45:49下载
- 积分：1
-
18_vga_test
说明： 基于Xilinx Spartan6系列的fpga的VGA实现(Based on Xilinx Spartan6 series fpga VGA implementation)
- 2019-04-01 13:47:46下载
- 积分：1
-
cputimer
基于 CPU 的精确计时器，时钟频率越高，计时越准(Based on the exact CPU timer, the higher clock frequency, the more time-quasi-)
- 2009-04-25 10:36:11下载
- 积分：1
-
轮循机制
" 时间刻度 1ns/1ns
//Round 罗宾没有抢占
模块 roundrb2 （reset_n，赤 角，必需，授予） ；
输入的 reset_n，赤 角 ；
输入 [4:0] 必需 ；
输出 [4:0] 补助金 ；
reg [4:0] 格兰特 = 4"b0000 ；
reg [7:0] 的状态 ；
- 2022-02-03 06:50:42下载
- 积分：1
