-
bark_filter_banks
自写的巴克频带滤波器组代码,生成频带滤波器组。内涵debug:输出生成的滤波器(Barker band filter bank code that generates band filter bank. Connotation debug: output generated filter)
- 2013-08-26 13:55:18下载
- 积分:1
-
基于EDA技术的数字密码锁源程序代码,大学实训用的着
基于EDA技术的数字密码锁源程序代码,大学实训用的着-EDA-based Digital code lock source code, used by the University Training
- 2022-02-12 12:31:41下载
- 积分:1
-
VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用
VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用-CARDBUS IP CORE
- 2022-03-12 11:28:40下载
- 积分:1
-
DUC
说明: 在FPGA内利用verilog实现数字上变频(apply the verilog to implement the digital up frequency)
- 2021-04-09 09:58:59下载
- 积分:1
-
multiplay
连乘,乘法可以用简单的for循环,我这里用的是移位寄存器来做,而且是用来两个移位寄存器(this is a tool that function is multiplay,it use a special way to do multiplay .it will teach you the how to use labview )
- 2015-02-04 20:44:16下载
- 积分:1
-
cpld 控制 8
cpld 控制 8-32M sdram 控制器 maxII epm570实现。
pdf 的说明文件-CPLD control 8-32M sdram controller maxII epm570 realize. pdf documentation
- 2022-01-26 06:46:28下载
- 积分:1
-
tsobbellh
这是我本人自己开发的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合与与仿真,并在FPGA上测试过。能进行修改支持其他大小图像的sobeel边缘检测,同时还能实现其它的图像模块化处理算法,例如高斯滤波,平滑等。
(This is my own development vhd file, can be used for 256* 256 size image sobel edge detection under QuartusII or MaxplisII synthesis and with simulation, and tested on FPGA. Can be modified to support other sobeel size image edge detection, while still achieving other image the modular processing algorithms, such as Gaussian filtering and smoothing.)
- 2012-08-23 22:17:19下载
- 积分:1
-
crc8
8位crc的verilog设计 通过仿真综合验证并已应用在工程里面
(verilog of 8bit error checkout )
- 2021-03-01 11:09:34下载
- 积分:1
-
verilog code for counter four
verilog code for counter four
- 2022-01-26 05:32:56下载
- 积分:1
-
PCI_DG
说明: 这是XILINS关于PCI设计的书籍,欢迎大家下载,逻辑设计(This is XILINS PCI design on the books, are welcome to download)
- 2010-04-15 13:19:41下载
- 积分:1