-
Cache verilog代码
应用背景原创VERILOG HDL 实现数据指令CACHE的操作,LRU替换算法,包括1路组相连和2路组相连,包含ISE工程文件,亲测可用,初学者必备关键技术采用verilog语言设计的ARM cache,包含tb文件,写回策略。LRU替换算法
- 2023-05-15 11:40:03下载
- 积分:1
-
无线通信FPGA设计的例程源码
本书以Xilinx公司的FPGA开发平台为基础,综合FPGA和无线通信技术两个方向,通过大量的FPGA开发实例,较为详尽地描述了无线通信中常用模块的原理和实现流程。全书共有13章。第1章介绍无线通信的背景知识;第2~4章简要讲述FPGA开发技术的原理、Verilog HDL语言及相应软件开发平台的使用方法;第5~12章较为详细地介绍数字处理的硬件开发基础,以及无线通信系统各个模块的原理与FPGA实现;第13章引导读者完成WCDMA系统部分关键技术的FPGA实现,以提高读者的工程开发能力。
- 2022-03-18 09:09:09下载
- 积分:1
-
prob1
UART program for fun(UART)
- 2009-11-18 10:26:04下载
- 积分:1
-
mul_ser12
本源码是用Verilog编写的12位移位相加乘法器的设计源码,开发软件为MAX+PLUS,已经测试通过。(The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.)
- 2011-05-31 14:19:30下载
- 积分:1
-
ldpc-for-fpga-decoding
ldpc译码算法的matlab实现,码长960,码率1/2,完全模拟fpga硬件实现语言,量化处理。(ldpc decoding using matalb,code length 960,code rate 1/2)
- 2021-04-12 21:38:56下载
- 积分:1
-
polyPhaseFilter
说明: 数字信道化过程中多相滤波器组matlab代码及测试(Digital channelized polyphase filter code and test)
- 2019-12-24 09:58:51下载
- 积分:1
-
LineBuffer仿真
在Verilog的编写中,IP核的调用会使项目的开发更加方便快捷,对于初学者来说,IP核调用很抽象,通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用,对Verilog的学习是有帮助的。
- 2022-12-06 13:50:04下载
- 积分:1
-
Cadence-Allegro-PCB-SI
利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)
- 2013-08-06 22:17:46下载
- 积分:1
-
EEPROM_at25320a
Commponent for drivering EEPROM memory AT25320 from Avalon bus.
- 2013-11-22 00:04:04下载
- 积分:1
-
clk_div3
在fpga中对于pll无法完成的分频,可采用计数方式,本例用状态机实现对时钟的奇数分频。(Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.)
- 2010-07-28 20:03:41下载
- 积分:1