-
flv的vhdl教学文件:在线调试
自己慢慢欣赏吧
flv的vhdl教学文件:在线调试
自己慢慢欣赏吧-flv file of VHDL Teaching: Online debug their慢慢欣赏吧
- 2022-05-22 02:55:52下载
- 积分：1
-
mp3codec
it is used to compile codec
- 2009-03-04 17:00:53下载
- 积分：1
-
list_ch06_02_debounce
Eliminate the program of key bounce
- 2012-12-23 00:22:42下载
- 积分：1
-
脉冲宽度调制，编码，包括QuartusII和ModelSim工程…
脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench-Pulse width modulation, VHDL coding, including QUARTUSII and ModelSim engineering and Testbench
- 2023-05-09 12:15:03下载
- 积分：1
-
DA_AD
基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)
- 2017-11-07 22:03:30下载
- 积分：1
-
本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进
本实验教程选用Xilinx公司的产品X9572，与之配套的开发软件为ISE4.1i，可进行原理图的输入和VHDL硬件描述语言的输入，并且可利用Modelsim进行功能仿真和时序仿真。-In this study, selected Xilinx tutorial products X9572, with supporting the development of software for ISE4.1i, schematic can be input and VHDL hardware description language input, and can use Modelsim functional simulation and timing simulation.
- 2022-03-21 02:07:25下载
- 积分：1
-
M序列?¨
生成一个M伪随机序列码，在ISE平台上可跑通(Generate an M Pseudo-Random Sequence Code which runs on ISE platform)
- 2019-05-05 15:54:38下载
- 积分：1
-
全部通过，是我的精心设计，完全满足初学者的要求。
全部通过，是我的精心设计，完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
- 2022-03-02 01:44:58下载
- 积分：1
-
BCD-counter
一个2位的BCD码十进制加法计数器电路，输入为时钟信号CLK，进位
输入信号CIN，每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT，输入时钟信号CLK用固定时钟，进位输入信号CIN.
(A 2-bit BCD code decimal adder counter circuit input as the clock signal CLK, a carry input signal CIN, D, C, B, A, and the carry output signal COUT, each BCD code decimal adder counter' s output signal, the input clock signal CLK Fixed clock, binary input signal CIN.)
- 2020-10-28 19:29:58下载
- 积分：1
-
一种链式Merkle签名加密处理器体系结构
应用背景一个时间签名方案依赖于哈希函数，因此，假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题，作为密钥对只能用于一个消息。这意味着，对于一次性签名方案的工作，发送者必须将验证密钥与邮件和签名一起传递。在接受，接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而，这种方法会导致计算，通信和存储间接费用。由于硬件加速，本文提出，第一次，一个处理器架构这提高了性能的一次性签名方案，而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作，即密钥生成、签名和验证都是在FPGA平台上实现，作为一个协处理器。原型的定时测量显示至少一个数量级相比，相同的软件解决方案的性能提升。关键技术这是第一次，一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术，这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级，许多参数，如温特尼茨参数，树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征，典型的加密处理器将进行优化处理。此外，由于布拉姆利用相对较低，内存密集型MCP的会实现，它允许建立更多更大的子树进一步提升处理器性能。
- 2022-10-29 02:15:05下载
- 积分：1
