登录
首页 » VHDL » build synthesizer on a de2 dev fpga board

build synthesizer on a de2 dev fpga board

于 2023-07-24 发布 文件大小:1.14 MB
0 21
下载积分: 2 下载次数: 1

代码说明:

build synthesizer on a de2 dev fpga board

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LED
    按键控制数码管显示,从0到9显示,八位数码管(Button control digital tube display)
    2017-11-13 20:19:42下载
    积分:1
  • vhdl,十进制加减计数器,输出计数序列信号
    vhdl,十进制加减计数器,输出计数序列信号-vhdl, decimal addition and subtraction counter, the output count sequence signal
    2022-02-07 17:03:29下载
    积分:1
  • shuzishizhong
    数字时钟,包括流程图以及编码和完整的实验报告,内容详细丰富。(Digital clock, including flowcharts, and coding and a full lab report, detailed and rich.)
    2011-12-20 19:53:07下载
    积分:1
  • 基于fpga的自动售货机
    用verilog状态机实现的自动售货机,是一次课程作业,参考了网上的例子进行了修改(Automatic vending machine implemented with Verilog state machine)
    2018-06-25 22:18:06下载
    积分:1
  • SIREN
    An Alarm Project Writen in VHDL for FPGA Devices
    2010-10-01 16:37:48下载
    积分:1
  • hang_us14
    Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
    2020-08-25 20:58:14下载
    积分:1
  • 对实例的Nios II开发的源代码,主要基于NIO…
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.
    2022-07-16 15:35:51下载
    积分:1
  • 使用正弦波Modelsim仿真生成程序
    用modelsim仿真一个正弦波产生程序-modelsim simulation using a sine wave generated procedures
    2022-08-20 03:57:11下载
    积分:1
  • vhdl按键检测
    基于vhdl的按键检测程序。可以有效消除抖动(vhdl key dectect program)
    2018-02-26 23:48:35下载
    积分:1
  • 4
    通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic communication )
    2013-09-29 09:51:55下载
    积分:1
  • 696522资源总数
  • 104029会员总数
  • 31今日下载